[发明专利]存储器件及其制造方法及包括该存储器件的电子设备

说明书

公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区，其中各第一柱状有源区具有环状截面；在各第一柱状有源区的内侧壁上形成的第一存储栅；以及绕各第一柱状有源区的外侧壁形成的多层控制栅。

技术领域

本公开涉及半导体领域，具体地，涉及基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。期望进一步缩小器件尺寸或者增加集成度。

另外，对于竖直型器件，期望使用单晶沟道材料，因为如果采用多晶的沟道材料，则相对于单晶材料，沟道电阻大大增加，从而难以堆叠多个竖直型器件，因为这会导致过高的电阻。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备，其中设置有双栅配置。

根据本公开的一个方面，提供了一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区，其中各第一柱状有源区具有环状截面；在各第一柱状有源区的内侧壁上形成的第一存储栅；以及绕各第一柱状有源区的外侧壁形成的多层控制栅。

根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底上设置第一半导体层和第二半导体层的交替堆叠；在所述堆叠中形成多个第一加工孔；经由第一加工孔，使得第一半导体层和第二半导体层各自在靠近它们在加工孔中露出的侧壁处的一部分改性；在各第一加工孔中形成第一存储栅；在所述堆叠中形成多个第二加工孔；经由第二加工孔，选择性刻蚀第二半导体层的未改性部分；经由第二加工孔，在由于第二半导体层的未改性部分的去除而留下的空间中，形成控制栅；经由第二加工孔，选择性刻蚀第一半导体层的未改性部分；以及经由第二加工孔，在所述堆叠内的空隙中形成隔离层。

根据本公开的另一方面，提供了一种电子设备，包括上述存储器件。

根据本公开的实施例，可以在有源区的两侧分别设置存储栅和控制栅，控制栅可以仅使用单层栅介质。于是，等效氧化物厚度(EOT)可以减小，并因此可以获得良好的短沟道效应(SCE)控制。良好的SCE控制使得能够使用薄的沟道层(即，长度减小的沟道)，从而可以降低三维存储器件的堆叠总厚度(从而可以减小制造难度)，并可以降低总电阻，或者可以增加集成度。

有源区特别是沟道层可以是单晶半导体材料，可以具有高载流子迁移率和低泄流电流，从而改善了器件性能。另外，有源区特别是沟道层可以通过外延生长来形成，从而其厚度可以很好地控制，并因此可以很好地控制栅长。此外，在第二加工孔中可以额外形成存储单元，有助于节省晶片面积。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1～15(b)示出了根据本公开实施例的制造存储器件的流程的示意图；

图16(a)～18示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。