[发明专利]指定用于可编程集成电路的处理器架构的方法

说明书

本申请要求于2016年6月23日提交的美国专利申请No.15/190,716的优先权，其全部内容通过引用特此并入。

背景技术

诸如可编程逻辑器件集成电路(在本文中有时被称为“PLD”)的集成电路包括专门用于执行特定任务的电路。这种专门的电路通常被称为“微处理器”或“嵌入式处理器组件”。

PLD还可以包括通过可编程互连资源以各种不同的方式互连的许多可编程逻辑区域。每个逻辑区域被配置为针对从互连资源施加到该区域的输入信号执行若干逻辑功能中的任何逻辑功能。作为其实现的逻辑功能的结果，每个逻辑区域产生一个或多个输出信号，输出信号能够经由可编程互连资源被馈送到任何其它逻辑区域。

如上面所描述的，PLD可以包括可编程逻辑区域和专门的(即，至少部分硬连线的)微处理器电路。与由在PLD上的其它地方提供的通用可编程逻辑所执行的任务相比，这样的专门的微处理器电路能够更快地执行典型地与微处理器相关联的任务中的至少一些任务。

虽然在一些情况下在PLD上具有专门的、全特征的微处理器可能是有利的，但是也存在许多这样的情况：其中专门的微处理器的仅仅某些特征或功能需要以典型地使用专门的、硬连线的电路所能够实现的更大速度来执行。在这些情况下，全特征的微处理器电路中的大部分可能基本上是未使用的，并且因此被浪费。另一方面，通用可编程处理器可能不是用于执行某些任务的最高效的电路，例如，数字信号处理(DSP)或极长指令字(VLIW)处理，其中频繁地期望并行地执行多个操作。

在此上下文中提出了本文所描述的实施例。

发明内容

提供了使用在专用计算设备上实现的处理器生成器工具在可编程集成电路上生成处理器(例如，精简指令集计算或RISC处理器)的方法。该方法可以包括向用户呈现指定期望的处理器参数的机会，从用户接收处理器参数，分析所接收的处理器参数以确定是否能够生成可行的处理器，以及基于所接收的处理器参数来生成用于可编程集成电路的处理器。如果所接收的处理器参数不可行，则可以建议替代的处理器参数。

可以被指定的处理器参数可以包括：针对处理器中的给定数据路径的数据字大小，针对处理器中的多个数据路径的不同数据字大小，用于处理器的指令字大小，用于处理器的寄存器数量，处理器所支持的中断数量，以及用于处理器的一组指令(例如，指令格式)。基于该组所接收的指令格式，处理器生成器工具可以确定在可编程集成电路上哪些功能单元是需要的，以及功能单元中的哪些是在可编程集成电路上使用软逻辑和硬逻辑实现的。

处理器生成器工具还可以用于针对处理器中的每个处理器组件提供建议的管线(pipeline)设置，并基于所建议的管线设置将附加的管线级(pipeline stage)插入到处理器中。用户可以从所建议的管线设置中进行选择，并且工具可以验证用户选择的管线设置通过合法性检查。一般地，与以硬逻辑实现的组件相比，更多的管线级可以被插入到以软逻辑实现的组件中。

处理器生成器工具还能够用于对处理器中的每个数据路径进行分析，以确定是否存在危险(例如，结构危险或数据危险)。如果检测到潜在的危险，则这些工具可以提供用于解决危险的选项。用于解决结构危险的选项至少可以包括：用于将端口添加到处理器中的寄存器文件的选项，用于针对冲突操作指定优先级解决方案的选项，用于对处理器中的目的地寄存器进行分区的选项，用于暂时停止处理器的选项；用于暂时将值存储在影子(shadow)寄存器中的选项；以及用于增加处理器中等同的多周期操作的数量的选项。另一方面，解决数据危险的选项至少可以包括：用于以软件管理数据危险的选项，用于实现硬件互锁以停止处理器管线的顶部的选项，以及用于针对多个数据路径中的每个数据路径指定转发的级别的选项。

根据附图和下面的详细描述，本发明的另外的特征、其性质、以及各种优点将更加显而易见。

附图说明

图1是根据实施例的说明性的可编程集成电路的图。

图2是根据实施例的说明性的嵌入式算术逻辑单元(ALU)的图。

图3是根据实施例的适于执行复杂点积运算的说明性的嵌入式算术逻辑单元的图。

图4是根据实施例的能够基于当前指令被动态地配置为执行若干不同的数字信号处理(DSP)操作的说明性的嵌入式算术逻辑单元的图。

图5是示出根据实施例的图3所示的ALU的动态可配置版本的图。

图6A示出了根据实施例的处理器架构的一个合适的实现方式。

图6B示出了根据实施例的处理器架构的另一合适的实现方式。