[发明专利]MLC闪存中基于双层LDPC码的编、译码方法有效
申请号: | 201710367263.X | 申请日: | 2017-05-23 |
公开(公告)号: | CN107294542B | 公开(公告)日: | 2020-08-11 |
发明(设计)人: | 孔令军;李骏;薛文 | 申请(专利权)人: | 南京邮电大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11;G06F11/10 |
代理公司: | 南京知识律师事务所 32207 | 代理人: | 张芳 |
地址: | 210003 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mlc 闪存 基于 双层 ldpc 译码 方法 | ||
1.MLC闪存中基于双层LDPC码的编、译码方法,其特征在于,包括以下步骤:
步骤1、对多层单元闪存MLC进行双层LDPC码的编码,包括:
步骤1-1、对多层单元闪存MLC 上页数据进行编码,使用双层LDPC码的下层校验矩阵进行编码,产生上页冗余1,K1表示下层LDPC码的校验比特长度,N为双层LDPC码的码长;
步骤1-2、对多层单元闪存MLC 上页数据和上页冗余1进行二次编码,使用双层LDPC码的上层校验矩阵进行编码,产生上页冗余2并存放在多层单元闪存MLC 下页中,K2表示上层LDPC码的校验比特长度;
步骤1-3、对多层单元闪存MLC 下页数据和上页冗余2一起进行编码,使用双层LDPC码的下层校验矩阵的变种形式进行高码率编码,产生下页冗余;
步骤1-4、对多层单元闪存MLC 上、下页产生的码字进行多层单元闪存MLC闪存编程;
步骤2、对步骤1的结果进行双层LDPC码的译码,包括:
步骤2-1、多层单元闪存MLC读取数据前先进行门限电压感测,采用4比特低精度的电压感测;
步骤2-2、根据进行多层单元闪存MLC下页译码,若失败则提高到6比特电压感测精度,再译码;若成功,则在缓存中存储多层单元闪存MLC下页中所包含的多层单元闪存MLC上页冗余2信息;
步骤2-3、根据进行多层单元闪存MLC上页译码,若成功,则译码结束;否则进入步骤2-4;
步骤2-4、判断是否二次读取缓存中的额外冗余:若是则提高电压感测精度,继续译码,直到达到预定精度为止;否则进入步骤2-5;
步骤2-5、读取缓存中多层单元闪存MLC上页冗余2信息,进入步骤2-6;
步骤2-6、进行双层LDPC码译码,若失败返回步骤2-4;否则译码成功。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京邮电大学,未经南京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710367263.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类