[发明专利]转接板的RDL封装成形方法

说明书

本发明公开了一种转接板的RDL成形方法，包括：对转接板的正面进行不完全刻穿的刻蚀得到第一刻蚀纹路，对转接板的背面进行不完全刻穿的刻蚀得到第二刻蚀纹路，导通第一刻蚀纹路和所述第二刻蚀纹路，在第一刻蚀纹路和第二刻蚀纹路之间形成第三刻蚀纹路，对第一刻蚀纹路、第二刻蚀纹路和第三刻蚀纹路进行封装处理。通过本发明，可以在转接板内部形成RDL线路，提高了单一转接板的RDL线路数量，从而能够提高单一转接板上单位面积上所能承载的IO数量，提高转接板的集成度。

技术领域

本发明涉及半导体加工技术领域，具体涉及一种转接板的RDL成形方法。

背景技术

高性能极大规模集成电路发展亟需先进封装技术推动，三维系统级封装技术(Three Dimensional System in Package，3D SiP)因具有高集成度、低功耗、低信号损耗和噪声、小型化、轻型化等特点，成为新一代的三维高密度集成技术。硅通孔转接板技术(Though-Silicon-Via Interposer，TSV Interposer)作为3D SiP技术的主流分支，也已成为国内外学术界和工业界最热门的研究方向，对于推动集成电路行业发展具有重要现实意义和战略意义。

在基于TSV转接板的3D封装结构上，微组装技术及转接板的可靠性上存在着一些挑战，如采用新的封装结构和材料，采用大尺寸大功率裸片和小尺寸细间距芯片。在此基础上，转接板还需铺设再分布层(Redistribution Layer，RDL)，以此，来增加转接板上的输入/输出接口(Input/Output，IO)数量。RDL是材料顶层或者底层上面的一层金属，例如铝(Al)，亦即，RDL通常铺设在转接板正面和/或背面。现有技术中，由于通常将RDL设置在转接板正面和/或背面，为了满足IO数量的需求，通常需要铺设多层RDL，由此导致转接板厚度增加，造成了封装电路的结构复杂，集成度低。

因此，如何提高转接板上的RDL集成程度成为亟待解决的技术问题。

发明内容

因此，本发明要解决的技术问题在于如何提高转接板上的RDL集成程度，从而提供一种转接板的RDL成形方法。

根据第一方面，本发明实施例提供了一种转接板的RDL成形方法，包括：

对转接板的正面进行不完全刻穿的刻蚀得到第一刻蚀纹路；对转接板的背面进行不完全刻穿的刻蚀得到第二刻蚀纹路；通过填铜的方式导通第一刻蚀纹路和第二刻蚀纹路；在第一刻蚀纹路和第二刻蚀纹路之间填铜的部分进行刻蚀形成第三刻蚀纹路；分别对第一刻蚀纹路和第二刻蚀纹路进行RDL处理。

可选地，导通第一刻蚀纹路和第二刻蚀纹路包括：联通第一刻蚀纹路和第二刻蚀纹路；对第一刻蚀纹路和第二刻蚀纹路的联通处进行填铜导通。

可选地，在第一刻蚀纹路和第二刻蚀纹路之间形成第三刻蚀纹路包括：将第一刻蚀纹路和第二刻蚀纹路之间的填铜至少部分刻蚀形成第三刻蚀纹路。

可选地，在在第一刻蚀纹路和第二刻蚀纹路之间形成第三刻蚀纹路之后，在分别对第一刻蚀纹路和第二刻蚀纹路进行RDL处理之前，还包括：在第三刻蚀纹路上填充绝缘材料。

可选地，转接板为硅基转接板。

可选地，绝缘材料为环氧树脂注塑化合物。

根据本发明实施例提供的转接板的RDL成形方法，对转接板的正面以及背面进行不完全刻穿的刻蚀得到第一刻蚀纹路和第二刻蚀纹路，而后，由于导通第一刻蚀纹路和第二刻蚀纹路，在第一刻蚀纹路和第二刻蚀纹路之间形成第三刻蚀纹路，由此，在转接板内部可以形成RDL线路，相对于现有技术中，在转接板的正面和/或背面形成RDL线路的方式，本实施例提供的方案在转接板内部形成RDL线路，提高了单一转接板的RDL线路数量，从而能够提高单一转接板上单位面积上所能承载的IO数量，提高了转接板的集成度。