[发明专利]一种传输速率的调整方法和装置有效

专利信息
申请号: 201710370008.0 申请日: 2017-05-23
公开(公告)号: CN107257266B 公开(公告)日: 2020-11-27
发明(设计)人: 陈晶;韩子英 申请(专利权)人: 台州市吉吉知识产权运营有限公司
主分类号: H04L1/00 分类号: H04L1/00
代理公司: 浙江千克知识产权代理有限公司 33246 代理人: 裴金华
地址: 318000 浙江省台州市椒江区洪*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 传输 速率 调整 方法 装置
【权利要求书】:

1.一种传输速率的调整方法,其特征在于,包括步骤:

获取第N个周期的本底噪声数值和传输速率,比较所述第N个周期的本底噪声数值与预设本底噪声数值的大小关系;

根据所述第N个周期的本底噪声数值与所述预设本底噪声数值的大小关系,调整第N+1个周期的传输速率,具体包括:确定所述第N个周期的本底噪声数值与所述预设本底噪声数值的大小关系;

当所述第N个周期的本底噪声数值等于所述预设本底噪声数值时,控制第N+1个周期的传输速率为所述第N个周期的传输速率;

当所述第N个周期的本底噪声数值大于所述预设本底噪声数值时,控制第N+1个周期的传输速率为PCIE 1.1对应的传输速率;

当所述第N个周期的本底噪声数值小于所述预设本底噪声数值时,控制第N+1个周期的传输速率为PCIE 2.0对应的传输速率;N为整数,且N≥0。

2.根据权利要求1所述的一种传输速率的调整方法,其特征在于,所述调整第N+1个周期的传输速率之前,包括:在预设时长后进行调整所述第N+1个周期的传输速率。

3.一种传输速率的调整方法,其特征在于,包括步骤:

获取第N个周期的本底噪声数值和传输速率,比较所述第N个周期的本底噪声数值与预设本底噪声数值范围的大小关系;

根据所述第N个周期的本底噪声数值与所述预设本底噪声数值范围的大小关系,调整第N+1个周期的传输速率,具体包括:确定所述第N个周期的本底噪声数值与所述预设本底噪声数值范围的大小关系;

当所述第N个周期的本底噪声数值在所述预设本底噪声数值范围内时,控制第N+1个周期的传输速率为所述第N个周期的传输速率;

当所述第N个周期的本底噪声数值大于所述预设本底噪声数值范围的最大值时,控制第N+1个周期的传输速率为PCIE 1.1对应的传输速率;

当所述第N个周期的本底噪声数值小于所述预设本底噪声数值范围的最小值时,控制第N+1个周期的传输速率为PCIE 2.0对应的传输速率;N为整数,且N≥0。

4.一种传输速率的调整装置,其特征在于,包括:

第一获取模块,获取第N个周期的本底噪声数值和传输速率;

第一比较模块,比较所述第一获取模块获取的所述第N个周期的本底噪声数值与预设本底噪声数值的大小关系;

第一调整模块,根据所述第一比较模块比较得到的所述第N个周期的本底噪声数值与所述预设本底噪声数值的大小关系,调整第N+1个周期的传输速率,所述第一调整模块包括:

第一确定子模块,确定所述第N个周期的本底噪声数值与所述预设本底噪声数值的大小关系;

第一控制子模块,用于当所述第N个周期的本底噪声数值等于所述预设本底噪声数值时,控制第N+1个周期的传输速率为所述第N个周期的传输速率;

第二控制子模块,用于当所述第N个周期的本底噪声数值大于所述预设本底噪声数值时,控制第N+1个周期的传输速率为PCIE 1.1对应的传输速率;

第三控制子模块,用于当所述第N个周期的本底噪声数值小于所述预设本底噪声数值时,控制第N+1个周期的传输速率为PCIE 2.0对应的传输速率;N为整数,且N≥0。

5.根据权利要求4所述的一种传输速率的调整装置,其特征在于,所述第一调整模块包括:处理子模块,用于在预设时长后进行调整所述第N+1个周期的传输速率。

6.一种传输速率的调整装置,其特征在于,包括:

第二获取模块,获取第N个周期的本底噪声数值和传输速率;

第二比较模块,比较所述第二获取模块获取的所述第N个周期的本底噪声数值与预设本底噪声数值范围的大小关系;

第二调整模块,根据所述第二比较模块比较得到的所述第N个周期的本底噪声数值与所述预设本底噪声数值范围的大小关系,调整第N+1个周期的传输速率,所述第二调整模块包括:

第二确定子模块,确定所述第N个周期的本底噪声数值与所述预设本底噪声数值的大小关系;

第四控制子模块,用于当所述第N个周期的本底噪声数值等于所述预设本底噪声数值范围时,控制第N+1个周期的传输速率为所述第N个周期的传输速率;

第五控制子模块,用于当所述第N个周期的本底噪声数值大于所述预设本底噪声数值范围的最大值时,控制第N+1个周期的传输速率为PCIE 1.1对应的传输速率;

第六控制子模块,用于当所述第N个周期的本底噪声数值小于所述预设本底噪声数值范围的最小值时,控制第N+1个周期的传输速率为PCIE 2.0对应的传输速率;N为整数,且N≥0。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台州市吉吉知识产权运营有限公司,未经台州市吉吉知识产权运营有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710370008.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code