[发明专利]半导体存储器件及其操作方法

说明书

提供了一种操作半导体存储器件的方法。在操作包括含有多个存储体阵列的存储器单元阵列在内的半导体存储器件的方法中，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中与第一区域不同的第二区域中。

相关申请的交叉引用

本申请要求于2016年5月30日在韩国知识产权局提交的韩国专利申请No.10-2016-0066110的优先权，在此通过参考引入其全部内容。

技术领域

示例性实施例涉及存储器件，更具体地，涉及半导体存储器件及其操作方法。

背景技术

半导体存储器件是以使用半导体进行数据和信息存储的结构体现的存储器件。这种半导体的示例包括硅Si、锗Ge、砷化镓GaAs、磷化铟InP等。半导体存储器件分为易失性存储器件和非易失性存储器件。

当电源中断时，易失性存储器件丢失其存储的数据。易失性存储器件的示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRA M)等。

DRAM包括以矩阵形式布置的多个存储器单元。随着半导体存储器件的集成度和速度的增加，作为未正确运行的故障单元的半导体存储器件的单元的比率正在增加。为了提高半导体存储器件的产量，需要有效地修复故障单元的方法。

发明内容

一些示例性实施例提供了一种操作半导体存储器件的方法，其能够提高可用性并增强性能。

一些示例性实施例提供了一种半导体存储器件，其能够提高可用性并增强性能。

根据示例性实施例，在操作包括含有多个存储体阵列的存储器单元阵列在内的半导体存储器件的方法中，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中与第一区域不同的第二区域中。

根据示例性实施例，一种半导体存储器件包括存储器单元阵列、测试/修复管理电路和控制逻辑电路。存储器单元阵列包括多个存储体阵列。测试/修复管理电路响应于指示半导体存储器件的测试模式的模式信号，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中的第二区域中。第二区域不同于第一区域。控制逻辑电路通过对从外部提供的命令进行解码来至少产生所述模式信号。

因此，测试/修复管理电路可以在测试模式下测试存储器单元阵列的第一区域中的存储器单元，可以将与一个或多个故障单元相对应的故障地址存储在存储器单元阵列的第二区域中。因此，半导体存储器件可以提高在测试模式下存储器单元阵列的可用性，可以不需要在测试操作期间存储故障地址的额外存储器，并且半导体存储器件可以减少占用面积。此外，在半导体存储器件被封装之后执行修复操作，可以增强半导体存储器件的性能。

根据示例性实施例，一种封装半导体存储器件包括：存储器单元阵列，包括多个存储体阵列；以及测试电路，被配置为测试存储器单元阵列的与第一字线相关联的第一区域中的存储器单元，以识别故障存储器单元的地址，并将故障存储器单元的地址存储在存储器单元阵列的与第二字线相关联的第二区域中。测试电路响应于由所述封装半导体存储器件接收的命令来启动测试。

附图说明

从对示例性实施例和附图的描述中，本发明构思将变得清楚，其中在不同的示图中相同的附图标记表示相同的部分。在附图中：

图1是示出了根据示例性实施例的电子系统的框图；

图2是示出了根据示例性实施例的图1中的存储器系统的示例的框图；