[发明专利]包括伪栅极结构的集成电路及其形成方法

说明书

本发明涉及包括伪栅极结构的集成电路及其形成方法，其中，一种集成电路包括第一晶体管、第二晶体管以及伪栅极结构。该第一晶体管包括第一栅极结构。该第一栅极结构包括：包括高k介电材料的第一栅极绝缘层以及第一栅极电极。该第二晶体管包括第二栅极结构。该第二栅极结构包括：包括该高k介电材料的第二栅极绝缘层以及第二栅极电极。该伪栅极结构布置于该第一晶体管与该第二晶体管之间，且基本不包括该高k介电材料。

技术领域

本发明通常涉及集成电路及其形成方法，尤其涉及其中设有伪栅极结构的集成电路。

背景技术

集成电路通常包括大量电路元件，尤其场效应晶体管。在场效应晶体管中，可设置包括栅极电极及栅极绝缘层的栅极结构，该栅极绝缘层在该栅极电极与沟道区之间提供电性绝缘。邻近该沟道区，可设置与该沟道区掺杂不同的源区及漏区。依据施加于该栅极电极的电压，该场效应晶体管可在开启状态与关闭状态之间切换，其中，在开启状态的该沟道区的电导率远远大于在关闭状态的该沟道区的电导率。

包括场效应晶体管的集成电路可依据绝缘体上半导体(semiconductor-on-insulator；SOI)技术形成。在SOI技术中，包括该晶体管的源、沟道及漏区的主动区形成于较薄的半导体层中，该半导体层通过电性绝缘层与支撑衬底隔开，该支撑衬底可为半导体衬底。SOI技术可具有与其关联的一些优点，包括与具有相同性能的块体半导体集成电路相比，SOI集成电路具有降低的功耗。通过全耗尽SOI(fully depleted SOI；FDSOI)技术可实现集成电路性能的进一步改进，其中，该半导体层具有较小的厚度，从而可实现该场效应晶体管的沟道区的全耗尽。

为降低场效应晶体管的漏电流，同时在栅极电极与沟道区之间保持较高的电容，可使用包括高k材料例如二氧化铪的栅极绝缘层，其可与包括具有匹配该场效应晶体管的类型(分别为P沟道或N沟道)的功函数的金属的栅极电极组合。为在相邻的场效应晶体管之间提供电性隔离，可采用浅沟槽隔离(shallow trench isolation；STI)结构。浅沟槽隔离结构可通过形成延伸穿过半导体层及电性绝缘层进入该SOI结构的支撑衬底中的沟槽来形成。该沟槽可用电性绝缘材料例如二氧化硅填充。当依据已知技术形成浅沟槽隔离结构时，可获得位于该沟槽中的该电性绝缘材料的表面的不平坦形貌。

在集成电路的一些例子中，在浅沟槽隔离结构上方可形成伪栅极结构。该伪栅极结构可具有与设于场效应晶体管中的栅极结构的配置对应的配置。尤其，各该伪栅极结构可包括伪栅极绝缘层，其包括高k介电材料以及功函数调整金属层。在浅沟槽隔离结构上方设置伪栅极结构可帮助在该集成电路中的栅极结构及伪栅极结构的其中相邻结构之间设置较均匀的间距。这可在通过包括光刻的图案化制程形成该栅极结构及伪栅极结构时具有一些优点，例如改进的尺寸精度。

不过，如上所述在浅沟槽隔离结构上方形成伪栅极结构可具有与其关联的一些问题，这些问题可与该浅沟槽隔离结构的表面的形貌相关。该浅沟槽隔离结构的形貌可导致该伪栅极结构的图案化困难。而且，该浅沟槽隔离结构的形貌可增加高k或金属栅极足部效应(footing)发生的可能性，其中，用以形成该伪栅极绝缘层的高k介电材料或用以形成该功函数调整金属层的金属的残余物保留于与该伪栅极结构相邻的该浅沟槽隔离结构的部分上。此外，在浅沟槽隔离结构上方形成伪栅极结构可与相邻的栅极与伪栅极结构之间的间距的限制关联。

针对上述情形，本发明提供集成电路及其形成方法，其可有助于基本避免或至少减轻上述问题的其中一些或全部。

发明内容

下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本发明内容并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化形式的概念，作为后面所讨论的更详细说明的前序。