[发明专利]同步装置、同步方法及使用该同步装置的高速接收机

权利要求书

1.一种激光通信测距一体化系统的同步装置，包括：

并行捕获电路：采用并行计算方式搜索信号到达时刻，获得捕获结果，实现信号的粗同步；所述并行捕获电路包括用于存储接收数据的寄存器组Reg0和存储数据帧帧同步字采样值的本地码序列寄存器Reg1，Reg1中存储的数据与Reg0中存储的数据采用n级流水线结构进行相关运算和比较运算，通过比较一组相关运算的峰值与预设的判决门限大小，确定当前时钟周期内的捕获结果；所述捕获结果为捕获成功或者捕获失败，当比较运算出现的相关峰值大于预设判决门限时，捕获结果为捕获成功，同时记录下相关峰出现的位置，当比较运算出现的相关峰值不大于预设判决门限时，捕获结果为捕获失败；

动态校正电路：通过FFT算法修正多普勒效应带来的频率偏移，输出动态校正的标志和结果；所述动态校正电路对加在数据帧的N₁bit帧同步字与N₃bit数据域之间一段由二进制数“1”、“0”循环组成的N₂bit周期序列进行FFT，在FFT运算结果中找到峰值点的位置m，测量所述频率偏移；所述动态校正电路在并行捕获完成后，对N₂bit周期序列抽取固定值为间隔的采样点后，再进行FFT运算，在运算结果中找到峰值点的位置m，测量得到所述频率偏移所述计算码速率由于动态影响造成的速率偏差为其中，f_clk表示时钟频率为，p表示抽样间隔点数，q表示FFT运算点数，R_S表示符号速率，％表示取余运算，将结果△R_S送入高速跟踪电路可对偏移频率进行补偿，进而使用对目标相对运动速率进行估计，其中c表示真空下光速；

高速跟踪电路：用积分清除运算在并行捕获的基础上进一步缩小本地码序列与接收序列的码相位差，实现信号的精确同步；所述高速跟踪电路根据所述并行捕获电路粗同步得到的捕获位置，利用本周期到本周期前3个周期接收到的数据，提取超前支路E、即时支路I和滞后支路L的数据，与本地码表产生的本地码序列进行积分清除运算；所述即时支路I的提取位置刚好与捕获位置对齐，所述超前支路E较即时支路I超前一个码元长度，所述滞后支路L较即时支路I滞后一个码元长度，所述本地码表存储数据帧的帧同步字；所述高速跟踪电路将超前支路E、即时支路I和滞后支路L的积分清除结果CE、CI、CL输入鉴相器，计算得到鉴相值eck，eck经滤波器滤波后得到码相位控制增量ΔFTW，计算下一帧的相关参数，包括码相位控制字、码初始相位、数据帧长以及数据帧同步字长，将计算得到的码相位控制字、码初始相位以及数据帧同步字送入本地码表，本地码表产生新的码序列；将计算得到的数据帧长进行延时计算，计算下一帧帧同步字出现时刻所需延时周期数后，等待下一帧到来，本地码表产生的新的码序列与下一帧的帧同步字数据做积分清除运算，开启下一轮信号跟踪；

所述并行捕获电路将捕获结果送至所述动态校正电路和高速跟踪电路，所述动态校正电路将动态校正的标志输出给并行捕获电路，将动态校正的结果输出到高速跟踪电路。

2.如权利要求1所述的同步装置，其特征在于，所述Reg0至少存储2M×N₁个接收数据，每个时钟周期将高地址的M×N₁个数据移出Reg0；低M×N₁个数据向高M×N₁地址补齐；新到来的M×N₁个数据存入低M×N₁个地址中；其中，M是采样频率与信号速率之比，N₁是数据帧帧头的帧同步字位数。

3.如权利要求1所述的同步装置，其特征在于，所述相关运算中，每个周期进行M×N₁组相关运算，每组相关运算首先会产生M×N₁个点乘结果，再使用n级流水线结构将点乘结果累加起来；所述比较运算中，采用n级流水线结构对M×N₁组相关运算的结果进行大小比较，输出最大的那个相关结果及其对应的位置；其中，M是采样频率与信号速率之比，N₁是数据帧帧头的帧同步字位数，M×N₁＝2ⁿ。