[发明专利]半导体存储装置及其的形成方法

说明书

本发明公开一种半导体存储装置及其的形成方法，其中，半导体存储装置包含多个主动区、多个栅极、多个位线、多个位线插塞以及多个盖层。多个主动区是定义于基底上，而多个栅极是设置在基底内。另一方面，多个位线则是设置在基底上，且部分位线的下方分别设置有多个位线插塞。多个盖层是设置在多个栅极之上，多个盖层包含多个绝缘部，其是突出于基底与位线插塞的顶表面，并介于各位线之间。

技术领域

本发明涉及一种半导体存储装置的制作工艺，特别是一种动态随机处理存储器装置的制作工艺。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory,DRAM)装置的设计也必须符合高集成度及高密度的要求。一般来说，动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字符线(word line,WL)及位线(bit line,BL)的电压信号。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术还待进一步改良以有效提升相关存储器元件的效能及可靠度。

发明内容

本发明的一目的在于提供一种半导体存储装置，其是在各字符线上方设置一盖层，且该盖层具有多个突设的绝缘部，该些绝缘部可突出于基底并介于各位线之间，使该半导体存储装置能维持一定的效能。

本发明的另一目的在于提供一种半导体存储装置的形成方法，其是在各位线形成之前，即先形成各位线与各存储节点之间的绝缘部，因此，可在制作工艺简化的前提下，形成具元件可靠度的半导体存储装置。

为达上述目的，本发明的一实施例提供一种半导体存储装置，其包含多个主动区、多个栅极、多个位线、多个位线插塞以及多个盖层。该些主动区是定义于一基底上，而该些栅极则设置在该基底内。另一方面，该些位线设置在该基底上，且该些位线插塞分别设置在部分该位线的下方。该些盖层则是设置在该些栅极上，该些盖层包含多个绝缘部，该些绝缘部凸出于该基底与该些位线插塞的顶表面，并介于各位线之间。

为达上述目的，本发明的另一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。首先，在一基底内形成一浅沟槽隔离，而在该基底内定义多个主动区，并在该基底上形成一掩模层，使该掩模层覆盖该些主动区与该些浅沟槽隔离。接着，在该掩模层与该基底内形成多个沟槽，并在该些沟槽内形成多个栅极。然后，在该些栅极上形成一绝缘层，使该绝缘层填满该些沟槽。之后，移除一部分的该掩模层与一部分的该绝缘层，形成多个位线沟槽，并同时形成覆盖在该些栅极上的多个盖层。最后，在该些位线沟槽内形成多个位线，其中，各该盖层包含多个绝缘部，该些绝缘部介于该些位线之间。

整体来说，本发明的形成方法是通过具有一定厚度的掩模层，先行定义出后续会设置于位线与存储节点之间的绝缘部，并且使该绝缘部与位于字符线上的盖层一体成形并包含相同的材质。由此，即可利用同一道沉积制作工艺来形成该字符线上的该盖层，以及介于该存储节点与该位线之间的该绝缘部，而能在制作工艺简化的前提下，形成具元件可靠度的半导体存储装置。而利用本发明的形成方法所得到的半导体存储装置，则可利用该绝缘部与该盖层的设置，使该半导体存储装置能维持一定的元件效能。

附图说明

图1至图11为本发明第一优选实施例中半导体存储装置的形成方法的步骤示意图，其中：

图1为一半导体存储装置的上视示意图；

图2为一半导体存储装置于形成浅沟槽隔离后的剖面示意图；

图3为一半导体存储装置于形成掩模层后的剖面示意图；

图4为一半导体存储装置于形成沟槽后的剖面示意图；

图5为一半导体存储装置于形成埋藏字符线后的剖面示意图；