[发明专利]用于数据检测和事件捕获的方法和装置

权利要求书

1.一种数据检测和事件捕获电路，包括：

数据比较器逻辑，其从并行数据总线接收被监测数据字，并产生多个模式检测信号；

任何模式检测逻辑，其从所述数据比较器逻辑接收所述多个模式检测信号，并产生多个任何模式检测信号，其中，每个任何模式检测信号指示是否检测到对应的一组模式中的任何模式；以及

序列检测逻辑，其从所述数据比较器逻辑接收所述多个模式检测信号，并产生多个序列检测信号，其中，每个序列检测信号指示是否检测到对应的一组模式序列中的任何模式序列。

2.根据权利要求1所述的数据检测和事件捕获电路，其中，所述数据比较器逻辑包括：

多个可配置的数据寄存器；

多个可配置的掩码寄存器；以及

多个比较器电路，每个比较器电路接收来自可配置的数据寄存器的配置的数据字、来自掩码寄存器的掩码字、以及来自所述并行数据总线的所述被监测数据字，并输出模式检测信号。

3.根据权利要求2所述的数据检测和事件捕获电路，其中，每个比较器电路针对所述掩码字指示的那些位，将所述被监测数据字的位与所述配置的数据字的位进行比较，并且当发现匹配时断言所述模式检测信号。

4.根据权利要求1所述的数据检测和事件捕获电路，其中，所述任何模式检测逻辑包括：

多个掩码逻辑电路，每个掩码逻辑电路接收所述多个模式检测信号并输出多个被掩码的模式检测信号；以及

多个或逻辑电路，每个或逻辑电路从对应的掩码逻辑电路接收所述多个被掩码的模式检测信号，并且如果所述多个被掩码的模式检测信号中的至少一个被断言，则断言任何模式检测信号。

5.根据权利要求4所述的数据检测和事件捕获电路，其中，对于由所述任何模式检测逻辑中的掩码逻辑电路阻挡的模式检测信号，输出逻辑零。

6.根据权利要求1所述的数据检测和事件捕获电路，其中，所述序列检测逻辑包括：

多个延迟电路，其接收所述多个模式检测信号并输出多个延迟的模式检测信号；

多个掩码逻辑电路，每个掩码逻辑电路接收所述多个延迟的模式检测信号并输出多个被掩码的延迟的模式检测信号；以及

多个与逻辑电路，每个与逻辑电路从对应的掩码逻辑电路接收所述多个被掩码的延迟的模式检测信号，并且如果所述多个被掩码的延迟的模式检测信号的全部被断言，则断言序列检测信号。

7.根据权利要求6所述的数据检测和事件捕获电路，其中，对于由所述序列检测逻辑中的掩码逻辑电路阻挡的延迟的模式检测信号，输出逻辑一。

8.根据权利要求1所述的数据检测和事件捕获电路，其中，所述并行数据总线包括用于发射机电路中的位滑动电路的输入总线。

9.根据权利要求1所述的数据检测和事件捕获电路，其中，所述并行数据总线包括用于接收机电路中的速率匹配先进先出缓冲器的输入总线。

10.根据权利要求9所述的数据检测和事件捕获电路，其中，所述数据检测和事件捕获电路的输出被提供给延迟匹配电路，并且所述延迟匹配电路的输出被提供给载波检测电路。

11.一种数据检测和事件捕获的方法，所述方法包括：

从并行数据总线接收被监测数据字；

将数据比较器逻辑应用到所述被监测数据字以产生多个模式检测信号；

将任何模式检测逻辑应用到所述多个模式检测信号以产生多个任何模式检测信号，其中，每个任何模式检测信号指示是否检测到对应的一组模式中的任何模式；以及

将序列检测逻辑应用到所述多个模式检测信号以产生多个序列检测信号，其中，每个序列检测信号指示是否检测到对应的一组模式序列中的任何模式序列。

12.一种集成电路，包括：

接收机电路，包括接入所述接收机电路中的第一并行数据总线的第一数据检测和事件捕获电路；以及

发射机电路，包括接入所述发射机电路中的第二并行数据总线的第二数据检测和事件捕获电路。