[发明专利]半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，在第一图案化层表面上沉积侧墙材料层之后，先在侧墙材料层上形成与第一栅极相对应的第二图案化层，然后以第二图案化层为掩膜，刻蚀侧墙材料层，形成了具有第一栅极图案和第二栅极图案的第三图案化层，由于第三图案化层没有严重的稀疏/密集负载效应，因此利用第三图案化层为掩膜，来刻蚀栅极层而形成的第一栅极和第二栅极没有刻蚀差异，避免了栅极的稀疏/密集负载效应，避免了异常边缘第二栅极的出现，进而保证了制造的半导体器件的性能。

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

目前，随着超大规模集成电路的迅速发展，芯片的集成度越来越高，电路设计尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体制作结果的影响也日益突出，特别是28nm技术节点以下的工艺中，电路关键尺寸(CD，Critical Dimension)的变化对于器件性能的影响越来越大。众所周知，由于栅极通常具有半导体制造工艺中的最小物理尺寸，并且栅极的宽度通常是晶片上最重要的关键尺寸，因此在半导体器件制造过程中栅极的制作是最关键的步骤之一。然而在晶片表面的大部分区域中，为了实现器件的整体功能，这些区域中既包括栅极十分密集的区域，也就是器件密度较高的区域，我们称之为密集区(Dense，简写为D)；又包括栅极比较稀疏，亦即器件密度较低的区域，我们称之为稀疏区(ISO，简写为I)。实践中发现，在同一道刻蚀工艺中形成密集区和稀疏区的栅极时，由于两区域中栅极密度不同而导致两区域中栅极的关键尺寸(CD)存在刻蚀差异(I/D loading，或称为稀疏/密集负载效应)，受所述I/D loading的影响，密集区边缘的栅极往往会产生轮廓和深度的异常，而异常的边缘栅极会对密集区中间的栅极以及稀疏区的栅极均产生不利影响，进而影响器件的性能。

发明内容

本发明的目的在于一种半导体器件的制造方法，能够避免栅极密集区的边缘栅极由于稀疏/密集负载效应而出现异常的问题，进而消除异常边缘栅极对其他栅极的不利影响。

为了实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：

提供具有稀疏区和密集区的半导体衬底，在所述半导体衬底表面上依次形成栅极层以及第一图案化层，所述第一图案化层包括位于所述密集区上方的多个相互间隔的牺牲结构；

在所述第一图案化层表面上依次形成侧墙材料层以及与所述稀疏区上待形成的第一栅极相对应的第二图案化层；

以所述第二图案化层为掩膜，刻蚀所述侧墙材料层，以形成第三图案化层，所述第三图案化层包括所述第二图案化层底部保留的侧墙材料层部分以及覆盖在所述牺牲结构的侧壁上且与所述密集区待形成的第二栅极相对应的侧墙材料层部分；

去除所述第一图案化层，并以所述第三图案化层为掩膜，刻蚀所述栅极层，以在所述稀疏区上方形成第一栅极和在所述密集区上方形成第二栅极。

可选的，所述栅极层的材料为未掺杂的多晶硅、掺杂的多晶硅以及金属硅化物中的至少一种。

可选的，所述第一图案化层的材料包括硼酸盐硅酸盐玻璃、硼磷酸盐硅酸盐玻璃、磷酸盐硅酸盐玻璃、灰化可移除电介质、低K介质、加热可移除的有机聚合物、多晶硅、非晶硅和无定形碳中的至少一种。

可选的，在所述栅极层和所述第一图案化层之间还依次形成有硬掩膜层和刻蚀阻挡层。

可选的，在所述硬掩膜层和所述刻蚀阻挡层之间还形成有先进图形化膜层，所述先进图形化膜层包括无定形碳层和/或非晶硅层。

可选的，以所述第三图案化层为掩膜，形成所述第一栅极和所述第二栅极的过程包括：

以所述第三图案化层为掩膜，刻蚀所述刻蚀阻挡层和所述先进图形化膜层，刻蚀停止在所述硬掩膜层表面；