[发明专利]半导体存储设备及其操作方法

说明书

相关申请的交叉引用

本申请要求于2016年5月30日提交的韩国专利申请No.10-2016-0066477的优先权，其全部内容通过引用并入本文。

技术领域

本公开的示例实施例一般涉及半导体存储器，并且更具体地涉及半导体存储设备及其操作方法。

背景技术

半导体存储设备典型地使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体来实现。通常，半导体存储设备分为易失性存储设备和非易失性存储设备。

由于DRAM具有高响应速度和高操作速度，所以DRAM已被广泛地用于系统的主存储器中。典型的DRAM根据主机的控制写入数据或输出写入的数据。近年来，已经开发了包括执行作为内部处理的主机(或CPU)的算术运算的一部分的内部处理器的DRAM设备。通过内部处理减少与主机的算术运算相关的负担。因此，可以提高整体性能。然而，内部过程典型地需要单独的接口，这导致用于实现内部处理的设备的成本增加。

发明内容

本公开涉及具有提高的性能和降低的成本的半导体存储设备及其操作方法。

示例实施例提供了一种包括存储单元阵列和被配置为执行内部处理操作的内部处理器的存储设备的方法。所述方法包括：在存储设备处接收指示存储设备应当以处理器模式还是正常模式操作的第一模式指示符；在所述存储设备处接收用于所述存储设备的处理信息；当第一模式指示符指示存储设备应当以处理器模式操作时，将处理信息存储在存储单元阵列的第一存储单元区段中；由内部处理器使用所存储的处理信息来执行内部处理；以及将内部处理的结果存储在存储单元阵列中。

在一些实施例中，该方法包括：在存储设备处接收指示存储设备应当以处理器模式还是正常模式操作的第一模式指示符；在所述存储设备处接收用于所述存储设备的处理信息；当第一指示符指示存储设备应当以处理器模式操作时，将处理信息存储在存储单元阵列的第一存储区段中，所述第一存储区段是冗余存储单元区段；在所述存储设备处接收指示所述存储设备应当以处理器模式还是正常模式操作的第二模式指示符；在存储设备处接收包括数据的数据信号；以及当第二模式指示符指示存储设备应该以正常模式操作时，将来自数据信号的数据存储在存储单元阵列的第二存储区段中，所述第二存储单元区段是正常存储单元区段。

在一些实施例中，该方法包括：在存储设备处接收指示存储设备应当以处理器模式还是正常模式操作的第一模式指示符；接收并在所述存储设备的第一区段处存储用于所述存储设备的处理信息，所述第一区段是存储单元区段，并且所述处理信息从所述存储设备的单独的第二区段接收；由内部处理器使用所存储的处理信息来执行内部处理；以及将内部处理的结果存储在存储单元阵列中。

附图说明

下面将参考发明构思的非限制性示例实施例的附图来更详细地描述本发明构思的前述和其它特征，其中相同的附图标记贯穿不同视图指代相同的部分。附图不一定按比例绘制，而是将重点放在说明发明构思的原理上。在图中：

图1是根据示例实施例的用户系统的框图；

图2是根据示例实施例的图1中的半导体存储设备的框图；

图3是根据示例实施例的图1和图2中的内部处理器的框图；

图4是根据示例实施例的图1中的译码单元的框图；

图5示出了根据示例实施例的图3中的内部处理器的内部处理操作；

图6是总结根据示例实施例的图2中的半导体存储设备的操作的流程图；

图7是用于描述根据示例实施例的图6的操作的框图；

图8和图9是用于描述根据示例实施例的图2中的半导体存储设备的操作的时序图；

图10是总结根据示例实施例的图2中的半导体存储设备的操作的流程图；

图11是用于描述根据示例实施例的图10的操作的框图；

图12是根据本发明构思的示例实施例的用户系统的框图；

图13是总结根据示例实施例的图12中的半导体存储设备的操作的流程图；

图14是根据示例实施例的用户系统的框图；

图15和16是总结图14中的半导体存储设备的操作的时序图；

图17是根据示例实施例的用户系统的框图；

图18是总结根据示例实施例的图17中的半导体存储设备的操作的流程图；

图19是用于描述根据示例实施例的图18的操作的框图；

图20是总结根据示例实施例的半导体存储设备的操作的流程图；