[发明专利]用于可测试芯片的测试方法、装置及可测试芯片内置电路

权利要求书

1.一种用于可测试芯片的测试方法，其特征在于，包括：

在芯片的异步数据路径上插入时序隔离单元，使得相应数据路径的接收端在扫描测试模式下为固定值；

配置低速测试时钟，读入插入时序隔离单元后所述芯片的布局布线PR网表，在自动测试向量发生器ATPG环境中产生测试向量；所述低速测试时钟用于产生测试向量时只定义一个低速测试时钟，同时在布局布线PR实现时根据片内时钟控制器OCC定义多个低速测试时钟，所述低速测试时钟之间互为异步关系；

其中，在所述扫描测试模式下所述时序隔离单元输出信号恒为所述固定值。

2.根据权利要求1所述的测试方法，其特征在于，所述在芯片的异步数据路径上插入时序隔离单元之前，还包括：

利用SPYGLASS工具分析所述芯片在插入时序隔离单元之前的PR网表，得到所述芯片的异步数据路径。

3.根据权利要求2所述的测试方法，其特征在于，

所述利用SPYGLASS工具分析所述芯片在插入时序隔离单元之前的PR网表之前，还包括：在PR实现时，根据片内时钟控制器OCC配置相应的低速测试时钟，同时配置所述低速测试时钟互为异步关系。

4.根据权利要求2所述的测试方法，其特征在于，

所述利用SPYGLASS工具分析所述芯片在插入时序隔离单元之前的PR网表，得到所述芯片的异步数据路径之后，所述在芯片的异步数据路径上插入时序隔离单元之前，还包括：将所述芯片的异步数据路径写入指定的异步路径文件中；

在芯片的异步数据路径上插入时序隔离单元，包括：根据所述异步路径文件，在芯片的异步数据路径上插入时序隔离单元。

5.根据权利要求1或4所述的测试方法，其特征在于，

在芯片的异步数据路径上插入时序隔离单元，包括：在所述芯片的一个、两个或多个异步数据路径上插入时序隔离单元。

6.根据权利要求1所述的测试方法，其特征在于，

利用所述时序隔离单元的配置值约束所述时序隔离单元的输出信号在所述扫描测试模式下恒为固定值。

7.根据权利要求6所述的测试方法，其特征在于，所述利用所述时序隔离单元的配置值约束所述时序隔离单元的输出信号在所述扫描测试模式下恒为固定值，包括如下之一：

设置所述时序隔离单元的配置值输入来自芯片IO复用值或所述芯片内部非扫描链上寄存器数据输出端，并在ATPG环境中产生测试向量时约束所述芯片IO复用值或所述芯片内部非扫描链上寄存器数据输出端的值为所述固定值；

设置所述时序隔离单元的配置值输入来自所述芯片上配置扫描链中的寄存器输出端，并在ATPG环境中产生测试向量时为所述配置扫描链中的寄存器分配一个所述固定值。

8.根据权利要求1所述的测试方法，其特征在于，

所述时序隔离单元至少包括：扫描模式端、隔离输入端和隔离输出端；

所述扫描模式端用于输入来自芯片IO复用或芯片内部非扫描链上寄存器的信号；

所述隔离输入端用于输入来自扫描链上寄存器的信号，或用于输入来自组合逻辑的信号；

所述隔离输出端，用于输出信号到扫描链上的寄存器，所述输出信号在扫描测试模式下为固定值；

在芯片的异步数据路径上插入时序隔离单元，包括：将所述时序隔离单元的隔离输入端连接在所述异步数据路径上组合逻辑的数据输出端或寄存器的数据输出端，将所述时序隔离单元的隔离输出端连接在所述异步数据路径上寄存器的数据输入端。

9.根据权利要求6或8所述的测试方法，其特征在于，

所述时序隔离单元包含配置值端，所述配置值端用于根据配置值约束所述时序隔离单元的输出信号在所述扫描测试模式下恒为所述固定值；

所述利用所述时序隔离单元的配置值约束所述时序隔离单元的输出信号在所述扫描测试模式下恒为固定值，包括：在ATPG环境中产生测试向量时，设置所述时序隔离单元的配置值端的配置值，使所述时序隔离单元的输出信号在所述扫描测试模式下恒为固定值。