[发明专利]被增强免受前侧攻击的集成电路芯片

说明书

本申请请求于2016年10月11日提交的第16/59803号法国专利申请的优先权权益，该申请的内容在法律允许的最大程度上通过引用以其全文结合在此。

技术领域

本公开涉及被增强免受从前侧实施的攻击的电子芯片。

背景技术

公司或剽窃者经常试图分析集成电路芯片的操作和构成。

对芯片的连续的互连层进行剥离并对其进行分析是使得能够获得与芯片操作相关的信息的逆向工程技术。这种技术包括观察例如由铜制成的、形成不同连接的金属喷镀。

在分析芯片的过程中，观察到位于芯片上的元件被移除以到达第一互连层。通过根据材料进行蚀刻或抛光来移除形成层的金属喷镀以及围绕金属喷镀的一个或多个绝缘体。下一互连层因此露出并且可被观察到。然后，进而移除此层。

在单个芯片上而非在芯片的整块板上实施此类操作。此类操作的关键问题是准确地将这些层一一移除并且将其适当地夷平的能力。实际上，如果某些区域比邻近区域暴露得更多(或更少)，则将干扰分析。例如，此类差异将通过造成对属于与在给定时间所考虑的互连层级不同的互连层级的材料进行蚀刻而干扰过程的其余部分，并因此有可能破坏尚未被分析的连接。

发明内容

在此提供了一种目的在于使如上文所描述的逆向工程技术的实施变得困难或甚至不可实现的芯片结构。

因此，实施例提供了一种集成电路芯片，该集成电路芯片包括互连层级堆叠，每个互连层级由具有至少一个金属喷镀形成于其中的绝缘体层形成，该堆叠中形成有空腔，该空腔至少填充有第一材料，该第一材料的抛光和/或蚀刻速度与形成这些绝缘体层的材料的抛光和/或蚀刻速度相差至少10％。

根据实施例，在该集成电路芯片中形成多个空腔。

根据实施例，全部贯穿该互连堆叠形成该空腔。

根据实施例，该空腔的上部并未填充有该至少一种第一材料。

根据实施例，该上部包含至少一个金属喷镀。

根据实施例，该空腔的横截面在从0.2μm至1μm的范围内。

实施例提供了一种制造方法，该制造方法包括：

在芯片的互连层级堆叠中形成空腔，每个互连层级由具有至少一个金属喷镀形成于其中的绝缘体层形成；以及

用至少一种第一材料来至少部分地填充该空腔，该至少一种第一材料的抛光和/或蚀刻速度与形成这些绝缘体层的材料的抛光和/或蚀刻速度相差至少10％。

根据实施例，该方法包括同时形成多个空腔。

根据实施例，该方法包括在该空腔之上形成至少一个互连层级。

前述和其它特征及优点将在以下特定实施例的非限制性描述中结合附图进行详细讨论。

附图说明

图1是增强型芯片的实施例的横截面视图；

图2至图4是展示了图1的实施例的制造步骤的横截面视图；以及

图5是展示了替代性实施例的横截面视图。

具体实施方式

在各附图中，相同的元件已被指定有相同的参考号，进一步地，各附图并不按比例绘制。为清楚起见，仅仅示出了并详细描述对理解所描述的实施例有用的那些步骤和元件。

在以下描述中，在引用限制位置和定向(比如“前”“顶”“之上”“之下”“上”“下”等)的术语时，参照附图的定向。

图1展示了具有五个互连层级的集成电路芯片的实施例。该芯片被增强以免受前侧攻击。每个互连层级包括金属喷镀2。每个金属喷镀2通过通孔4连接至下互连层级的金属喷镀。在图1所展示的实施例中，相同互连层级的金属喷镀2形成在相同的绝缘体层6中。在每个互连层级之上形成另一蚀刻停止绝缘体层8。最远离表面的互连层级的通孔4连接至形成在芯片中的部件的接触区域10。绝缘体6例如是具有低电容率的介电材料(如例如，多孔SiOC)并且绝缘体8例如是SiN或SiCN。金属喷镀2和通孔4例如由铜制成。

空腔12形成在这五个互连层级的绝缘体层6和8中。空腔12填充有材料14，该材料的抛光和/或蚀刻速度与形成互连层级的绝缘体层6的材料的抛光和/或蚀刻速度相差至少10％。材料14可以例如是从原硅酸乙酯(TEOS)中例如通过化学气相沉积(所谓的CVD法)形成的致密氮化硅或氧化硅。

作为变形，空腔12的壁可以覆盖有包覆材料层，空腔12填充有填充材料。包覆材料可以例如是氮化硅或氧化硅(TEOS)。可能可以将钽和/或氮化钽层或者钛和/或氮化钛层添加到包覆层中。填充材料可以例如是钨或铝。