[发明专利]一种电平转换电路

说明书

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种电平转换电路。

背景技术

电平转换电路，即为具有低电压工作范围的电路与具有高电压工作范围的电路之间的转换接口，是集成电路中非常重要的一种接口电路。通过电平转换电路，可以将信号从一个电源域转换到另一个电源域，方便信号在各自的电源域里进行各自的信号处理。

传统的电平转换电路如图1所示，反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1和第二NMOS晶体管N2；反相器INV1的输入端接电平转换电路的输入端U_in，输出接第一NMOS晶体管N1的栅极；第一NMOS晶体管N1的源极接地，漏极接第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的栅极；第一PMOS晶体管P1的源级接电源，栅极接输出端U_out；第二NMOS晶体管N2的栅极接电平转换电路的输入U_in，栅极接第二PMOS晶体管P2的漏极，源极接地；第二PMOS晶体管P2的源级接电源，漏极接输出U_out。

这种传统的电平转换电路，存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题。

发明内容

为解决现有电平转换电路中存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的技术问题，本发明提供了一种电平转换正确的电平转换电路。

一种电平转换电路，包括：反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1和第二NMOS晶体管N2；反相器INV1的输入端接电平转换电路的输入端U_in，输出接第一PMOS晶体管P1的栅极和第一NMOS晶体管N1的栅极；第一NMOS晶体管N1的源极接地，漏极接第一PMOS晶体管P1的漏极和第四PMOS晶体管P4的栅极；第一PMOS晶体管P1的源极接第三PMOS晶体管P3的漏极；第三PMOS晶体管P3的源级接电源，栅极接输出端U_out；第二NMOS晶体管N2的栅极接电平转换电路的输入U_in，源极接地，漏极接输出U_out；第二PMOS晶体管P2的栅极接电平转换电路的输入端U_in，漏极接输出U_out，源极接第四PMOS晶体管P4的漏极；第四PMOS晶体管P4的源级接电源。

本发明的电平转换电路中，通过增加两个PMOS晶体管，解决了传统的电平转换电路存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题，大大提高了电平转换电路的稳定性。

附图说明

图1是传统的电平转换电路的结构示意图；

图2是本发明的电平转换电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

如图2所示，为本发明提供的一种电平转换电路，包括：反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1和第二NMOS晶体管N2；反相器INV1的输入端接电平转换电路的输入端U_in，输出接第一PMOS晶体管P1的栅极和第一NMOS晶体管N1的栅极；第一NMOS晶体管N1的源极接地，漏极接第一PMOS晶体管P1的漏极和第四PMOS晶体管P4的栅极；第一PMOS晶体管P1的源极接第三PMOS晶体管P3的漏极；第三PMOS晶体管P3的源级接电源，栅极接输出端U_out；第二NMOS晶体管N2的栅极接电平转换电路的输入U_in，源极接地，漏极接输出U_out；第二PMOS晶体管P2的栅极接电平转换电路的输入端U_in，漏极接输出U_out，源极接第四PMOS晶体管P4的漏极；第四PMOS晶体管P4的源级接电源。

与传统的电平转换电路相比，本发明的电平转换电路中，通过增加两个PMOS晶体管，解决了传统的电平转换电路存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题，大大提高了电平转换电路的稳定性。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。