[发明专利]以太网数据帧的前向纠错系统、方法及编码、解码装置

权利要求书

1.一种以太网数据帧的前向纠错编码装置，其中，包括：

第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，，且N＞K；

第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；以及

数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧。

2.根据权利要求1所述的以太网数据帧的前向纠错编码装置，其中，还包括：第三先进先出缓存器和第四先进先出缓存器，分别与第一编码器和第二编码器电性连接，用于交替缓存并分别输出所述第一数据组至所述第一编码器和第二编码器。

3.一种以太网数据帧的前向纠错解码装置，包括：第二先进先出缓存器、第一解码器和第二解码器，其中，

该第二先进先出缓存器，与第一解码器和第二解码器电性连接，用于缓存外部输入的第二编码数据帧，并输出X组N字节的第二编码数据组至第一解码器和第二解码器，其中，所述X组第二编码数据组由所述第二编码数据帧剔除帧结束符后分组得到；以及

第一解码器和第二解码器，用于交替对所述第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二数据组，并将所述第二数据组进行组合得到第二以太网数据帧，其中，X、K和N均为正整数，且N＞K。

4.一种以太网数据帧的前向纠错系统，包括：第一编码器、第二编码器、第一先进先出缓存器、数据输出选择控制器、一第二先进先出缓存器、第一解码器和第二解码器，其中，

第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，且N＞K；

第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；

数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧；

第二先进先出缓存器，与所述第一解码器和第二解码器电性连接，用于缓存外部输入的第二编码数据帧，并输出X组N字节的第二编码数据组至第一解码器和第二解码器，其中，所述X组第二编码数据组由所述第二编码数据帧剔除帧结束符后分组得到；以及

第一解码器和第二解码器，用于交替对所述第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二数据组，并将所述第二数据组进行组合得到第二以太网数据帧。

5.根据权利要求4所述的以太网数据帧的前向纠错系统，其中，所述前向纠错编码与前向纠错解码采用RS码，所述RS码为RS(255，239)码，所述K为239，所述N为255。

6.根据权利要求4所述的以太网数据帧的前向纠错系统，其中，所述第一编码数据帧依次为X组第一数据组、X组第一校验位和帧结束符；或者第一编码数据帧依次为第一组第一数据组和第一校验位、第二组第一数据组和第一校验位，至第X组第一数据组和第一校验位，以及帧结束符；

所述第二编码数据帧依次为X组第二数据组、X组第二校验位和帧结束符；或者所述第二编码数据帧依次为第一组第二数据组和第二校验位、第二组第二数据组和第二校验位，至第X组第二数据组和第二校验位，以及帧结束符。

7.根据权利要求4所述的以太网数据帧的前向纠错系统，其中，所述以太网数据帧的前向纠错系统基于FPGA芯片。

8.一种以太网数据帧的前向纠错编码方法，其中，包括步骤：

对第一以太网数据帧分组，得到X组K字节的第一数据组；

交替处理所述第一数据组，得到X组对应的N-K字节的第一校验位，其中，X、K和N均为正整数，且N＞K；以及

将所述第一数据组尾后依次加入所述第一校验位以及帧结束符，得到并输出第一编码数据帧，完成以太网数据帧的前向纠错编码。