[发明专利]电容感测暨通信整合电路以及使用其的互动系统

权利要求书

1.一种电容感测暨通信整合电路，其特征在于，包括：

一微处理器，包括一第一输入输出接脚以及一第二输入输出接脚；

一感应电极，耦接该微处理器的第一输入输出接脚；以及

一谐振电路，包括一输入端以及一输出端，其中，该谐振电路的输入端耦接该微处理器的第二输入输出接脚，其中，该谐振电路的输出端耦接该感应电极；

其中，当进行电容感测时，该微处理器的第一输入输出接脚通过对该感应电极的充放电状态，以判定该感应电极的电容变化，

其中，当进行数据输出时，该微处理器的第一输入输出接脚被设定为高阻抗，该微处理器的第二输入输出接脚根据一传输数据，输出或不输出一高频载波，其中，该高频载波通过该谐振电路的谐振，放大该高频载波的振幅，其中，该微处理器更包括：

一第三输入输出接脚；

其中，该电容感测暨通信整合电路更包括：

一阻抗元件，包括一第一端以及一第二端，其中，该阻抗元件的第一端耦接该微处理器的第三输入输出接脚，且该阻抗元件的第二端耦接该微处理器的第一输入输出接脚；

其中，当进行电容感测时：

该微处理器的第一输入输出接脚被设为一第一共接电压后，该微处理器的第一输入输出接脚被设为高阻抗，且该微处理器的第三输入输出接脚被设为一第一特定电压，当该感应电极的电压由该第一共接电压充电至一第一电压时，该微处理器的第一输入输出接脚被设为一第二共接电压后，该微处理器的第一输入输出接脚被设为高阻抗，该微处理器的第三输入输出接脚被设为一第二特定电压；

当该感应电极由该第二共接电压被放电到一第二电压时，该微处理器的第一输入输出接脚被设为该第一共接电压后，该微处理器的第一输入输出接脚被设为高阻抗，且该微处理器的第三输入输出接脚被设为该第一特定电压，其中，该微处理器根据该感应电极由该第一共接电压充电至该第一电压的时间加上该感应电极由该第二共接电压被放电到该第二电压的时间，判断该感应电极的电容变化，其中，该第一特定电压大于或等于该第一电压，且该第一电压大于该第一共接电压；

其中，该第二特定电压小于或等于该第二电压，且该第二电压小于第二共接电压。

2.如权利要求1所述的电容感测暨通信整合电路，其特征在于，该微处理器更包括：

一第四输入输出接脚；

其中，该谐振电路包括：

一电感，包括一第一端以及一第二端，其中，该电感的第一端耦接该微处理器的第二输入输出接脚，该电感的第二端耦接该感应电极；以及

一电容，包括一第一端以及一第二端，其中，该电容的第一端耦接该微处理器的第四输入输出接脚，该电容的第二端耦接该感应电极；

其中，当进行数据输出时，该微处理器的第一输入输出接脚被设定为高阻抗，且该第四输入输出接脚被设为一共接电压。

3.如权利要求2所述的电容感测暨通信整合电路，其特征在于，该谐振电路更包括：

一电阻，包括一第一端以及一第二端，其中，该电阻的第一端耦接该微处理器的第二输入输出接脚，该电阻的第二端耦接该电感的第一端。

4.如权利要求2所述的电容感测暨通信整合电路，其特征在于，进行电容感测时，该微处理器的第二输入输出接脚以及该第四输入输出接脚被设定为高阻抗。

5.如权利要求1所述的电容感测暨通信整合电路，其特征在于，该微处理器用以根据该微处理器的第一输入输出接脚所检测出的电容值的不稳定期间的封包，判断该感应电极所接收的高频载波的封包，以解码出由外部电路所传输的传输数据。