[发明专利]一种高速嵌入式实时伺服控制器及其硬件加速方法

说明书

本发明公开了一种高速嵌入式实时伺服控制器及其硬件加速方法，包括NIOSII软核处理器、A/D采集芯片、D/A转换芯片、FLASH存储器、SDRAM存储器、上位机接口组件、具有加减乘除四种运算功能的PID算法算术运算硬核处理器，A/D采集芯片连接有A/D采集控制逻辑电路，D/A转换芯片连接有D/A转换控制逻辑电路，各部分之间通过Avalon总线通信；对伺服控制PID参数按照计算机整型数和浮点数组织形式，采用地址整合方法得到二进制浮点数表现形式，并将过程返回参数和所得到二进制浮点数表现形式的伺服控制参数传递到PID算法算术运算硬核处理器中，并执行PID算法加、减、乘、除四则运算，其结果回传到NIOSII软核处理器中进行处理，与现有技术相比，整个运算过程显著提高了运算的速度。

技术领域

本发明涉及一种高速嵌入式实时伺服控制器及其硬件加速方法，属于高速伺服控制器设计技术领域，可广泛应用于高速气压、高速液压伺服控制器以及常规伺服控制器的设计与应用。

背景技术

伺服控制技术在气压驱动、液压驱动、振动控制技术方面应用广泛，其关键技术在于伺服控制器的设计，伺服控制器又以控制算法稳定性及其执行的实时性作为其性能优劣的评价标准。通常伺服控制器采用集成式总线控制器，如PXI/PXI-E总线控制器，这类控制器基于仪器总线卡模式构建，借助RT操作系统以及FPGA模块可实现实时PID伺服控制，但这类系统需借助于PXI机箱、A/D采集卡、D/A转换卡、FPGA高速运算卡完成控制器设计，体积庞大，功耗高，编程复杂，而且仅适合于地面控制模式，其PID控制环的运行速度通道仅达到10kHz～20kHz；对于特殊场合如航空、航天器、导弹等系统的气压或液压驱动伺服控制器，采用PXI总线卡模式设计控制器并不适合，只能采用嵌入式伺服控制器。嵌入式伺服控制器集成片上A/D、D/A、CPU、RAM存储器等资源，集成度高，功耗低，优越性明显。但是，常规嵌入式伺服控制器控制算法采用软件编程实现，利用CPU逐条取控制指令并执行指令、频繁响应A/D、D/A中断，使得CPU执行效率低下，PID控制环的执行速度低下，大量研究表明，制约PID控制环的执行速度高低的关键是算法中的算术运算，采用软件编码执行的PID相关算术运算因CPU主频不同，取指令、执行指令的周期长，通常执行一次运算耗费的时间达数百数千个时钟周期，全系统控制频率通常只能做到数百Hz左右，尤其对于具有多个PID环、多路A/D、D/A的复杂高速实时伺服控制需求，实现难度较大。

发明内容

本发明的目的就在于为了解决上述问题而提供一种高速嵌入式实时伺服控制器及其硬件加速方法，采用一种内嵌的全硬件执行流程实现伺服控制算法中的所有算术运算，相对以往基于软件编程实现的伺服控制算法，可显著提高控制环的速度。

本发明通过以下技术方案来实现上述目的：

一种高速嵌入式实时伺服控制器，包括NIOSII软核处理器、A/D采集芯片、D/A转换芯片、FLASH存储器、SDRAM存储器、上位机接口组件、具有加减乘除四种运算功能的PID算法算术运算硬核处理器，所述A/D采集芯片连接有A/D采集控制逻辑电路，所述D/A转换芯片连接有D/A转换控制逻辑电路，所述FLASH存储器连接有FLASH接口控制器，所述SDRAM存储器连接有SDRAM控制器，所述NIOSII软核处理器、所述PID算法算术运算硬核处理器、所述A/D采集控制逻辑电路、所述D/A转换控制逻辑电路、所述FLASH接口控制器、所述SDRAM控制器和所述上位机接口组件均挂在Avalon总线上。

作为本专利选择的一种技术方案，所述PID算法算术运算硬核处理器为一个或多个。