[发明专利]对非易失性存储器装置进行编程的方法

说明书

提供了一种对非易失性存储器装置进行编程的方法。在对三维非易失性存储器装置进行编程的方法中，至少执行一次编程循环。编程循环包括用于对多个存储器单元中的被选择的存储器单元进行编程的编程步骤和用于验证被选择的存储器单元是否被编程通过的验证步骤。在对被选择的存储器单元进行编程时，可以改变施加到共同连接到所述多个存储器单元的共源极线的电压的电平。因此，在编程操作中，可以减小对共源极线进行充放电所需要的功耗，同时增大升压效率。

技术领域

本公开涉及半导体存储器装置，更具体地，涉及对非易失性半导体存储器装置进行编程的方法。

背景技术

半导体存储器装置可以被分为易失性存储器装置或非易失性存储器装置。易失性存储器装置通常特征为当电源中断时丢失存储数据。易失性存储器装置的示例包括动态随机存取存储器(DRAM)装置和静态随机存取存储器(SRAM)装置。非易失性存储器装置通常特征为即使当电源中断时也保留存储的数据。非易失性存储器装置的示例包括可编程只读存储器(PROM)装置、可擦除PROM(EPROM)装置，电EPROM(EEPROM)装置、闪存装置、铁电随机存取存储器(FRAM)装置、磁阻随机存取存储器(MRAM)装置、相变随机存取存储器(PRAM)装置和电阻随机存取存储器(RRAM)装置。

在非易失性存储器装置中，闪存展现高编程速度、低功耗和高容量数据存储的优势。因此，包括闪存的数据存储装置已被广泛使用。

浮栅型闪存通过将电荷注入由多晶硅形成的浮栅来存储位信息。具体地讲，闪存的每个存储器单元分别可以将数据存储为单级单元(SLC)和多级单元(MLC)，其中，在SLC中，1位(状态1、0)被记录在一个存储器单元中，在MLC中，至少2位(例如，状态11、01、00、10)被记录在一个存储器单元中。

在闪存的编程操作中，为了增大升压效率，可以应用将共源极线的电压电平增大到特定电平的技术。然而，为了实现这一点，由于在每个编程循环中必须将共源极线的电压电平充电并放电到相同的电平，所以会增大功耗。

发明内容

公开的实施例提供一种编程三维(3D)存储器单元阵列的方法，所述三维(3D)存储器单元阵列包括多个存储器单元串，每个存储器单元串在与基底垂直的方向上延伸，存储器单元串中的每个的上端与位线连接，存储器单元串中的每个的下端与共源极线(CSL)连接，每个存储器单元串包括多个存储器单元，多个存储器单元中的每个通过将编程电压施加到与存储器单元连接的字线来编程。所述方法包括：将编程电压施加到被选择的字线；当施加编程电压时使共源极线电浮置；将验证电压施加到被选择的字线以确定存储器单元是否被编程通过；当施加验证电压时将参考电压施加到共源极线。

公开的实施例还提供一种编程三维(3D)存储器单元阵列的方法，所述三维(3D)存储器单元阵列包括多个存储器单元串，每个存储器单元串在与基底垂直的方向上延伸，存储器单元串中的每个的上端与位线连接，存储器单元串中的每个的下端与共源极线(CSL)连接，每个存储器单元串包括多个存储器单元，多个存储器单元中的每个通过将编程电压施加到与存储器单元连接的字线来编程。所述方法包括：执行第一编程循环，第一编程循环包括将第一编程电压施加被选择的字线；当施加第一编程电压时使施加到共源极线的第一共源极线电压电浮置；将第一验证电压施加到被选择的字线以确定存储器单元是否编程通过；当施加第一验证电压时将参考电压施加到共源极线。所述方法还包括：执行第二编程循环，第二编程循环包括：将第二编程电压施加被选择的字线；当施加第二编程电压时将第二共源极线电压施加到共源极线；将第二验证电压施加到被选择的字线以确定存储器单元是否编程通过；当施加第二验证电压时将参考电压施加到共源极线，其中，第二编程电压比第一编程电压大。