[发明专利]一种可多路切换的PUF电路及序列号输出电路

权利要求书

1.一种可多路切换的PUF电路，其特征在于，包括：

延时切换电路，所述的延时切换电路带有密钥输入端、多个信号输入端和多个信号输出端，所述的密钥输入端对应输入两位密钥，多个信号输入端接外部的同一脉冲信号，延时切换电路对从不同信号输入端输入的同一脉冲信号进行选择，将脉冲信号转换为不同速率的延时信号，并通过不同的信号输出端将延时信号依次输出；

解码电路，所述的解码电路的输入端对应连接延时切换电路的多个信号输出端，根据信号输出端输出的延时信号到达解码电路的先后顺序，将最先到达的延时信号进行处理后产生两位输出值；

其中，所述解码电路包括仲裁器、组合逻辑电路，所述的仲裁器的输入端分别连接延时切换电路的信号输出端，延时切换电路输出的延时信号两两随机组合并行输入仲裁器中，仲裁器按延时信号输入的先后顺序进行仲裁，将先输入到仲裁器中的延时信号输出，仲裁器的输出端连接组合逻辑电路的输入端，所述的组合逻辑电路对仲裁器输出的延时信号进行组合逻辑处理并输出两位输出值。

2.根据权利要求1所述的一种可多路切换的PUF电路，其特征在于，n个所述延时切换电路的信号输入端和信号输出端依次串联，以使n个串联的延时切换电路支持2n位密钥的输入。

3.根据权利要求2所述的一种可多路切换的PUF电路，其特征在于，所述的密钥按照延时切换电路的连接顺序从左至右，并从密钥的最低位到最高位以每两位一个单元输入到对应的延时切换电路的密钥输入端。

4.根据权利要求1或2所述的一种可多路切换的PUF电路，其特征在于，所述的延时切换电路包括多个数据选择器，各数据选择器的数据输入端分别并联，构成延时切换电路的信号输入端，各数据选择器的输出端分别构成延时切换电路的信号输出端，各数据选择器的地址输入端分别并联构成延时切换电路的密钥输入端，所述的数据选择器根据地址输入端输入的密钥对应选出延时信号并送到数据选择器的输出端。

5.根据权利要求4所述的一种可多路切换的PUF电路，其特征在于，所述的延时切换电路包括都为4选1数据选择器的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器，

所述的第一数据选择器的第一数据输入端与第二数据选择器的第二数据输入端、第三数据选择器的第三数据输入端、第四数据选择器的第四数据输入端并联，构成延时切换电路的第一信号输入端；

所述的第一数据选择器的第二数据输入端与第二数据选择器的第一数据输入端、第三数据选择器的第四数据输入端、第四数据选择器的第三数据输入端并联，构成延时切换电路的第二信号输入端；

所述的第一数据选择器的第三数据输入端与第二数据选择器的第四数据输入端、第三数据选择器的第一数据输入端、第四数据选择器的第二数据输入端并联，构成延时切换电路的第三信号输入端；

所述的第一数据选择器的第四数据输入端与第二数据选择器的第三数据输入端、第三数据选择器的第二数据输入端、第四数据选择器的第一数据输入端并联，构成延时切换电路的第四信号输入端；

第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器的输出端分别构成延时切换电路的第一信号输出端、第二信号输出端、第三信号输出端和第四信号输出端，

所述的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器的第一地址输入端并联，构成延时切换电路的第一密钥输入端；

所述的第一数据选择器、第二数据选择器、第三数据选择器和第四数据选择器的第二地址输入端并联，构成延时切换电路的第二密钥输入端。