[发明专利]PLD、DSP、组合导航系统、数据处理方法和装置

说明书

本发明公开了一种PLD、DSP、组合导航系统、数据处理方法和装置，涉及导航技术领域。本发明中可编程逻辑器件向数字信号处理器传输惯性导航数据仍采用中断的方式，但是可编程逻辑器件通过在惯性导航数据包中添加PPS标志位来向数字信号处理器指示PPS信号，并且可编程逻辑器件将卫星导航数据缓存至FIFO中同时将IO设置为置位输出状态，数字信号处理器在空闲时刻来读取卫星导航数据。减少了组合导航系统数据通信过程中中断的次数，降低了可编程逻辑器件和数字信号处理器的负担，提高了系统的整体性能。

技术领域

本发明涉及导航技术领域，特别涉及一种PLD、DSP、组合导航系统、数据处理方法和装置。

背景技术

惯性导航是一种完全自主的导航方式，但其误差随时间积累，卫星导航的误差不发散，但其信号容易受到干扰。惯性/卫星组合导航系统正好优势互补，在一些高精度高要求的位置服务场合有着广泛的应用，比如说无人车、无人机等。然而导航系统的实时性要求比较高，而组合导航系统处理的数据量也相对较大，所以组合导航系统对处理器的性能提出了较高的要求。

因为一边要进行大量的实时的数据处理，一边要进行复杂的导航解算，一般单处理器很难满足组合导航的系统需求，所以通常采用FPGA(Field Programmable GateArray，现场可编程门阵列)+DSP(Digital Signal Processing，数字信号处理器)的硬件处理架构。FPGA负责数据采集和通信，DSP负责导航解算。

在大多数的系统里，FPGA仅仅实现了数据采集和通信，大量的数据处理工作由DSP来完成。例如FPGA实现了惯性导航数据的采集，然后通过中断的方式告知DSP，然后DSP读取数据；对于卫星导航数据的处理也类似，FPGA接收卫星导航数据后，通过中断的方式告知DSP，DSP读取卫星导航数据；PPS(Pulse Per Second，秒脉冲)信号亦是通过中断的方式接入DSP。

发明内容

发明人发现，现有的组合导航系统，FPGA与DSP的通信过程中存在大量的中断处理，增加了FPGA与DSP的负担，影响了系统的整体性能。

本发明所要解决的一个技术问题是：如何降低组合导航系统中数据的通信的复杂度，提高系统整体性能。

根据本发明的一个实施例，提供的一种可编程逻辑器件(PLD，programmablelogic device)，包括：第一信号发生电路，被配置为响应于接收到秒脉冲PPS信号产生惯性导航数据的采集信号；PPS标识电路，被配置为响应于惯性导航数据采集完成，在惯性导航数据中添加PPS标志位；第二信号发生电路，被配置为响应于在惯性导航数据中添加PPS标志位，产生中断信号并发送至数字信号处理器，以便数字信号处理器响应于接收到中断信号读取惯性导航数据；数据写入电路，被配置为响应于与PPS信号对应的卫星导航数据的接收完成，将卫星导航数据写入FIFO(First Input First Output，先入先出队列)；IO设置电路，被配置为响应于将卫星导航数据写入FIFO，将IO(Input Output，输入输出接口)设置为置位输出状态，以便数字信号处理器在IO为置位输出状态的情况下读取卫星导航数据。

在一个实施例中，第一信号发生电路被配置为：按照预设频率产生惯性导航数据的采集信号；响应于接收到PPS信号，产生与PPS信号同步的惯性导航数据的采集信号，之后重新按照预设频率产生后续的惯性导航数据的采集信号。

在一个实施例中，该可编程逻辑器件还包括：第四信号发生电路，被配置为响应于捕获到数字信号处理器产生的写信号EM_WE的下降沿，产生写请求信号；数据读取电路，被配置为在写请求信号的下降沿读取数据总线上的数据。