[发明专利]调制解调器和RF芯片、包括芯片的应用处理器及操作方法

权利要求书

1.一种用于与射频芯片通信的调制解调器芯片，所述调制解调器芯片包括：

数字接口，其配置为基于数字通信从射频芯片接收包括多个样本的数据；以及

逻辑块，其配置为基于调制解调器芯片中的时钟信号生成帧同步信号，将所生成的帧同步信号提供给数字接口，并且与帧同步信号同步地经由数字接口从射频芯片接收所述多个样本。

2.根据权利要求1所述的调制解调器芯片，其中数字接口包括：

PHY块，其配置为从射频芯片接收数据；以及

LINK块，其配置为临时地存储从接收到的数据中提取的所述多个样本，其中

LINK块响应于帧同步信号将所述多个样本提供给逻辑块。

3.根据权利要求2所述的调制解调器芯片，其中PHY块连续地接收与多个帧对应的多条数据，并且LINK块针对所述多个帧以相同的延迟将所述多个样本提供给逻辑块。

4.根据权利要求1所述的调制解调器芯片，还包括：

第一时钟生成器，其配置为生成与系统时钟信号对应的第一时钟信号，其中

逻辑块包括帧同步信号生成器，其配置为通过使用第一时钟信号生成帧同步信号。

5.根据权利要求1所述的调制解调器芯片，其中数字接口包括：

一个或多个第一引脚，其配置为向射频芯片发送数据或者从射频芯片接收数据；以及

一个或多个第二引脚，其配置为发送或接收用于射频芯片与调制解调器芯片之间的同步的同步信号。

6.根据权利要求5所述的调制解调器芯片，其中：

逻辑块包括从系统定时器和同步信息寄存器当中选择的至少一个，系统定时器配置为提供关于与调制解调器芯片的操作相关的参考时间的信息，并且同步信息寄存器配置为生成与所述参考时间异步地触发的信号，并且

数字接口传输从系统定时器和同步信息寄存器当中选择的所述至少一个的输出，作为同步信号。

7.根据权利要求5所述的调制解调器芯片，还包括：

第一时钟生成器，其配置为生成所述时钟信号，其中

将同步信号提供给第一时钟生成器，并且与射频芯片中的时钟生成器同时地更新第一时钟生成器。

8.根据权利要求1所述的调制解调器芯片，其中数字接口包括：

一个或多个第一引脚，其配置为向射频芯片发送数据或者从射频芯片接收数据；以及

一个或多个第二引脚，其配置为发送或接收用于补偿所述时钟信号与射频芯片中的时钟信号之间的频率偏移的偏移控制信号。

9.根据权利要求8所述的调制解调器芯片，还包括：

比较器，其配置为比较帧同步信号的相位与通过数字接口接收到的数据的输入相位；以及

处理单元，其配置为基于比较器的比较结果来控制偏移控制信号的生成。

10.根据权利要求1所述的调制解调器芯片，还包括：

时钟生成器，其配置为生成传输时钟信号并且将所生成的传输时钟信号提供给数字接口；以及

信息表，其包括与传输时钟信号的频率相关的信息，传输时钟信号的频率对应于通过射频芯片的天线的通信频率，其中

时钟生成器基于来自信息表的信息调整传输时钟信号的频率。

11.根据权利要求1所述的调制解调器芯片，还包括：

时钟生成器，其配置为生成传输时钟信号并且将所生成的传输时钟信号提供给数字接口；以及

模式检测器，其配置为从调制解调器芯片的多个操作模式当中检测低功率模式，其中

时钟生成器根据低功率模式的检测结果来降低传输时钟信号的频率。