[发明专利]一种绝对值电路

权利要求书

1.一种绝对值电路，其特征在于，所述绝对值电路包括：

运算放大器U2B，具有第一输入端口(1)，第二输入端口(2)，第一输出端口(3)和第二输出端口(4)，其中，所述第一输出端口(3)的电平高于所述第二输出端口(4)的电平，所述第一输出端口(3)和所述第二输出端口(4)的电压差为固定值；

电压信号输入端口(VIN2)，连接到运算放大器U2B的第一输入端口(1)，第二输入端口(2)连接到接地端(GND)；或电流信号输入端口VIN，连接到运算放大器U2B的第二输入端口(2)，第一输入端口(1)连接到接地端(GND)；

N型MOS管NM2，N型MOS管NM2的栅极连接到运算放大器U2B的第一输出端口(3)；

P型MOS管PM6，P型MOS管PM6的栅极连接到运算放大器U2B的第二输出端口(4)；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的第二输入端口(2)；

电流控制电流源(CMA1)，所述电流控制电流源(CMA1)的第一输入端连接到N型MOS管NM2的漏极，所述电流控制电流源(CMA1)的第一输出端跟P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)；

正电源(VDD)，连接到所述电流控制电流源(CMA1)的第二输入端，并连接到所述电流控制电流源(CMA1)的第二输出端。

2.如权利要求1所述绝对值电路，其特征在于，所述固定值为MOS管的栅极和源极电压差。

3.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM8、P型MOS管PM9、P型MOS管PM10、P型MOS管PM11和提供偏置电压的电压源(VB1)，其中，所述P型MOS管PM8的漏极和所述P型MOS管PM9的源极相连；所述P型MOS管PM10的漏极和所述P型MOS管PM11的源极相连；所述P型MOS管PM8的源极和所述P型MOS管PM10的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM8的栅极和所述P型MOS管PM10的栅极相连并连接到所述P型MOS管PM11的漏极，将所述P型MOS管PM11的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM9的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)；将P型MOS管PM9的栅极和所述P型MOS管PM11的栅极相连并通过提供偏置电压的电压源(VB1)连接到接地端(GND)。

4.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM2、P型MOS管PM3、P型MOS管PM4、P型MOS管PM5，其中，所述P型MOS管PM2的漏极和所述P型MOS管PM3的源极相连；所述P型MOS管PM4的漏极和所述P型MOS管PM5的源极相连，并分别连接到所述P型MOS管PM2的栅极和所述P型MOS管PM4的栅极；所述P型MOS管PM2的源极和所述P型MOS管PM4的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM3的栅极和所述P型MOS管PM5的栅极相连并连接到所述P型MOS管PM5的漏极，将所述P型MOS管PM5的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM3的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)。

5.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM12、P型MOS管PM14，其中，所述P型MOS管PM12的源极和所述P型MOS管PM14的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM12的栅极和所述P型MOS管PM14的栅极相连并连接到所述P型MOS管PM14的漏极，将所述P型MOS管PM14的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM12的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)。