[发明专利]一种可由SPI配置数字域时钟相位的DDS系统

权利要求书

1.一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：包括时钟管理单元、SPI灵活配置的时钟延迟模块、SPI配置模块、时钟分频器、时钟延迟单元、乘法器单元、相位累加器、加法器单元、相幅转换器I、相幅转换器II、寄存器I、寄存器II、MUX选择单元、数模转换器、数字域时钟树延迟结构和模拟域时钟树延迟结构；

时钟管理单元，其一个输入端接DDS系统的输入参考时钟ref_clk，通过锁相环电路生成时钟信号sys_clk，模拟域时钟树延迟结构对时钟信号sys_clk延迟生成延迟信号sys_clk_dly；

SPI配置模块，通过SPI配置生成SPI控制信号，该SPI控制信号作为SPI灵活配置的时钟延迟模块的输入信号；

SPI灵活配置的时钟延迟模块，其一个输入端接时钟管理单元输出的时钟信号sys_clk，其另一个输入端接SPI配置模块输出的SPI控制信号；

时钟分频器，用于完成对SPI灵活配置的时钟延迟模块的输出信号sys_clk_dly2的二分频；时钟延迟单元，用于对系统外部输入的数据频率控制字fcw延迟一个DDS时钟周期后输出；数字域时钟树延迟结构对时钟分频器的输出信号sys_clk_div_dly2延迟生成延迟信号sys_clk_div_dly3；

乘法器单元，用于对系统外部输入的数据频率控制字fcw进行2倍相乘后输出；

相位累加器，用于每隔一个DDS时钟周期对乘法器单元的输出进行累加；

加法器单元，用于对时钟延迟单元的输出信号频率控制字fcw2与相位累加器的输出信号pow1进行相加；

相幅转换器I，用于完成从相位累加器的输出信号pow1到幅度amp1的转化；

相幅转换器II，用于完成从加法器单元的输出信号pow2到幅度amp2的转化；

寄存器I，用于实现幅度amp1在数字域时钟树延迟信号sys_clk_div_dly3的同步；

寄存器II，用于实现幅度amp2在数字域时钟树延迟信号sys_clk_div_dly3的同步；

MUX选择单元，用于将两个寄存器输出合并为一条输出，作为系统的总输出amp；

数模转换器，其输入为MUX选择单元的输出信号amp，将数字信号转换为模拟信号输出；

所述SPI灵活配置的时钟延迟模块包括时钟反相器、时钟MUX选择单元I、时钟缓冲器链和时钟MUX选择单元II；

时钟反相器，其输入端接时钟信号sys_clk；

时钟MUX选择单元I，用于实现时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv两个时钟的二选一；时钟MUX选择单元I的两个数据输入端分别接时钟信号sys_clk和时钟反相器的输出信号sys_clk_inv，其选通信号为SPI配置模块输出的SPI控制信号I；

时钟缓冲器链由15个时钟缓冲器组成，其输入接时钟MUX选择单元I的输出信号；

时钟MUX选择单元II，用于实现对16路不同延迟的时钟信号16选1的功能；时钟MUX选择单元II的16个数据输入分别接时钟MUX选择单元I的输出信号和时钟缓冲器1～15的输出信号，时钟MUX选择单元II的选通信号为SPI配置模块输出的SPI控制信号II。

2.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述的时钟管理单元为锁相环电路。

3.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述时钟延迟单元为D触发器。

4.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述相位累加器包括加法器和寄存器，寄存器为D触发器。

5.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述相幅转换器I和相幅转换器II具有相同的结构，用于将0到满幅之间的相位转换成对应的余弦信号的幅度，其相幅转换逻辑采用Cordic算法实现。

6.根据权利要求1所述的一种可由SPI配置数字域时钟相位的DDS系统，其特征在于：所述寄存器I和寄存器II为D触发器。