[发明专利]一种碳化硅VDMOS器件及其制作方法有效

专利信息
申请号: 201710432727.0 申请日: 2017-06-09
公开(公告)号: CN107248533B 公开(公告)日: 2020-09-29
发明(设计)人: 张金平;邹华;刘竞秀;李泽宏;任敏;张波 申请(专利权)人: 电子科技大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 碳化硅 vdmos 器件 及其 制作方法
【权利要求书】:

1.一种碳化硅VDMOS器件,其元胞结构包括:自下而上依次设置的金属漏电极(10)、N+衬底(9)及N-外延层(8);所述N-外延层(8)上层一端具有第一Pbase区(7),所述N-外延层(8)上层另一端具有第二Pbase区(71);所述第一Pbase区(7)中具有相互独立的第一N+源区(6)和第一P+接触区(5);所述第二Pbase区(71)中具有相互独立的第二N+源区(61)和第二P+接触区(51);所述第一P+接触区(5)和部分第一N+源区(6)的上表面具有第一金属源电极(3);所述第二P+接触区(51)和部分第二N+源区(61)的上表面具有第二金属源电极(31);其特征在于:还包括与第一Pbase区(7)上表面、第一N+源区(6)部分上表面及N-外延层(8)部分上表面相接触的第一栅极结构;所述第一栅极结构包括第一栅介质层(4)、位于第一栅介质层(4)上表面的第一多晶硅栅(2)和位于第一多晶硅栅(2)上表面的第一栅电极(1);还包括与第二Pbase区(71)上表面、第二N+源区(61)部分上表面及N-外延层(8)部分上表面相接触的第二栅极结构;所述第二栅极结构包括第二栅介质层(41)、位于第二栅介质层(41)上表面的第二多晶硅栅(21)和位于第二多晶硅栅(21)上表面的第二栅电极(11);还包括与第一栅极结构与第二栅极结构之间JFET区上表面接触形成Si/SiC异质结的P+多晶硅层(12),所述P+多晶硅层(12)上表面具有金属电极(13),所述P+多晶硅层(12)及金属电极(13)分别与第一金属源电极(3)和第二金属源电极(31)连接;各金属结构之间以及P+多晶硅层(12)与两个多晶硅栅(2、21)通过介质相互隔离;

N-外延层(8)内还具有分别设于第一Pbase区(7)下方和第二Pbase区(71)下方并形成超结或者半超结结构的第一P型碳化硅区(16)和第二P型碳化硅区(161);

P+多晶硅层(12)内还具有与N-外延层(8)相接触的第一介质层(14)和第二介质层(15);所述第一介质层(14)和第二介质层(15)的材料为氮化硅、二氧化铪或三氧化二铝。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710432727.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top