[发明专利]无序执行存储器请求

权利要求书

1.一种片上高速缓存，所述片上高速缓存是在具有所述片上高速缓存的芯片上形成的处理器的存储器层次结构的一部分，所述片上高速缓存包括指令调度器，其中，所述指令调度器包括：

第一输入端，所述第一输入端被设置为接收在所述处理器中生成的存储器请求；

高速缓存管理单元，所述高速缓存管理单元被设置为，响应于确定所接收的存储器请求涉及未被储存在所述片上高速缓存中的数据，在所述存储器层次结构的另一等级上生成存储器请求；

第二输入端，所述第二输入端被设置为，响应于在所述高速缓存管理单元中生成的存储器请求，接收从所述存储器层次结构中的所述另一等级返回的数据；以及

重新排序缓冲区模块，所述重新排序缓冲区模块被设置为控制在所述片上高速缓存内执行所接收的存储器请求的顺序，并且所述重新排序缓冲区模块包括数据结构，所述数据结构被设置为储存挂起的存储器请求，以及其中，数据以与相应的存储器请求经由所述第一输入端被接收的顺序不同的顺序经由所述第二输入端被接收。

2.根据权利要求1所述的片上高速缓存，其中，所述重新排序缓冲区模块还包括：

执行选择模块，所述执行选择模块被设置为从所述数据结构中选择用于执行的挂起的存储器请求的序列，使得与相同的高速缓存行有关的挂起请求以经时顺序来执行，并且与不同高速缓存行有关的挂起请求以取决于与所述不同高速缓存行有关的数据经由所述第二输入端被接收时的顺序来执行。

3.根据权利要求2所述的片上高速缓存，还包括RAM控制模块，以及其中，所述指令调度器还包括输出端，所述输出端被设置为输出由所述RAM控制模块执行的所述挂起的存储器请求的序列。

4.根据权利要求2所述的片上高速缓存，其中，所述重新排序缓冲区模块还包括等待掩码和输出掩码，所述等待掩码被设置为识别不能够被执行的挂起请求，所述输出掩码被设置为识别能够被执行的挂起请求，以及其中，所述执行选择模块被设置为使用所述输出掩码来选择所述挂起的存储器请求的序列。

5.根据权利要求4所述的片上高速缓存，其中，所述重新排序缓冲区模块还包括逻辑，所述逻辑被设置为响应于经由所述第二输入端接收的数据来更新所述等待掩码和所述输出掩码。

6.根据权利要求1所述的片上高速缓存，其中，所述数据结构作为循环缓冲区来管理，并且所述重新排序缓冲区模块被设置为储存第一指针和写指针，所述第一指针识别所述数据结构中的最早条目。

7.根据权利要求6所述的片上高速缓存，其中，所述数据结构包括RAM和寄存器阵列。

8.根据权利要求1所述的片上高速缓存，其中，所述数据结构包括用于所述高速缓存中的每个高速缓存行的一个FIFO。

9.根据权利要求1所述的片上高速缓存，还包括高速缓存行状态模块，所述高速缓存行状态模块被设置为跟踪所述高速缓存中的每个高速缓存行的状态并响应于特定高速缓存行上的高速缓存缺失，来阻止执行在另一片上高速缓存中生成并与所述特定高速缓存行有关的任何后续的存储器请求，直到相应的数据从所述外部存储器被接收到为止。

10.根据权利要求1所述的片上高速缓存，其中，所述高速缓存管理单元还包括逻辑，所述逻辑被设置为响应于所接收的存储器请求来确定在所述请求中涉及的数据是否被储存在所述高速缓存中。

11.根据权利要求1所述的片上高速缓存，其中，所述高速缓存是所述存储器层次结构中的最高片上高速缓存，使得所述存储器层次结构的所述另一等级是所述处理器外部的存储器。

12.根据权利要求1所述的片上高速缓存，其中，所述存储器请求涉及虚拟地址空间中的数据。

13.根据权利要求12所述的片上高速缓存，其中，所述存储器层次结构的所述另一等级在物理地址空间中操作，以及其中，所述高速缓存管理单元被设置为将所生成的存储器请求输出到转换器模块，以在所述请求传输到所述存储器层次结构的所述另一等级之前从所述虚拟地址空间转换到所述物理地址空间。