[发明专利]具有NVM结构的集成电路及其制造方法

说明书

本发明涉及具有NVM结构的集成电路及其制造方法，提供的是集成电路、非易失性存储器(NVM)结构、以及具有NVM结构的集成电路的制造方法。例示性集成电路包括衬底及上覆于此衬底的双位NVM结构。双位NVM结构包括衬底上方平行横向延展的主要、第一相邻与第二相邻鳍形结构。主要鳍形结构包括源极、沟道与漏极区。各相邻鳍形结构包括编程/擦除栅极。双位NVM结构更包括定位于主要鳍形结构的沟道区与第一相邻鳍形结构之间的第一浮动栅极、以及定位于主要鳍形结构的沟道区与第二相邻鳍形结构之间的第二浮动栅极。此外，双位NVM结构包括相邻主要鳍形结构的控制栅极。

技术领域

本发明大体上关于集成电路及用于制造集成电路的方法，并且更 特别的是，关于具有诸如双位NVM结构的鳍基非易失性存储器(NVM)结 构的集成电路。

背景技术

正如所属技术领域中具有通常知识者众所周知，存储器装置的制 造与生产目标一直是要在最小面积或最少量的硅中增加储存空间。闪 存属于可编程、可擦除且非易失性。基本闪存单元为己用「浮动」栅 极改质的平面型NMOS晶体管。现有的闪存单元是通过施加高电压至控 制栅极或字线、以及按位线施加高电压至漏极来编程。这些电压激发 电子而使得电子穿过薄氧化物层并且遭截留于浮动栅极上。所以，栅 极携载负电荷。浮动栅极上的负电荷若高于选择的临界水平，则将单 元中储存的位定义为「零」。

编程为具有「零」的闪存单元可通过施加高电压至栅极并且使漏 极或位线保持断开或浮动来擦除。因此，遭截留于浮动栅极上的过量 电子此时移动至栅极，以使得浮动栅极再次呈中性，这时定义为「一」。 若要「读取」此单元，对栅极施加操作电压。晶体管若接通，其漏极 输出为高电流并且定义为「一」。晶体管若未接通，其漏极为低电流， 此时定义为「零」。因此，浮动栅极平面型NMOS晶体管提供高速非易 失性存储器单元。

由于对于愈来愈大的非易失性高速存储器需求增多，典型作法是 积极地缩减存储器芯片的几何形态或尺寸，以及单纯地在一样的面积 中包入更多存储器单元。然而，扩缩或减小几何形态并无法满足日益 增加的需求及需要。所以，现已开发出双位快闪单元，其每个单元可 提供两个数据位，并且使阵列中的储存量有效加倍。可储存两个位的 闪存单元是通过使用四种不同精密电压代表两个位的状态来达成。对 于此类闪存单元，制程对于形成可充电至精密电压设定的浮动栅极所 具有的裕度小。再者，用于提供必要字线、位线及栅极电压以达到必 要临界电子电荷及所产生电压的电路系统也显著更复杂。

因此，希望提供具有改进型结构的非易失性存储器单元，例如： 双位NVM单元。另外，希望提供用于制造包括非易失性存储器结构的 集成电路的改进型方法。再者，其它所欲特征及特性经由随后的详细 说明及随附权利要求书且搭配附图及前述技术领域与背景描述将变为 显而易见。

发明内容

提供的是集成电路、NVM结构、以及具有NVM结构的集成电路的制 造方法。例示性集成电路包括衬底及上覆于此衬底的双位NVM结构。 双位NVM结构包括衬底上方平行横向延展的主要鳍形结构、第一相邻 鳍形结构与第二相邻鳍形结构。主要鳍形结构包括源极区、沟道区与 漏极区。第一相邻鳍形结构包括第一编程/擦除栅极。第二相邻鳍形结 构包括第二编程/擦除栅极。双位NVM结构更包括定位于主要鳍形结构 的沟道区与第一相邻鳍形结构之间的第一浮动栅极、以及定位于主要 鳍形结构的沟道区与第二相邻鳍形结构之间的第二浮动栅极。此外， 双位NVM结构包括相邻主要鳍形结构的控制栅极。

在另一具体实施例中，提供一种NVM结构，其包括具有第一侧表 面与第二侧表面的主要鳍形结构、平行于该主要鳍形结构且相邻该第 一侧表面的相邻鳍形结构。该NVM结构包括位在该主要鳍形结构中的 第一接面区与第二接面区。该NVM结构包括介于该第一接面区与该第 二接面区之间位于该第一侧表面的第一沟道区。此外，该NVM结构包 括位在该相邻鳍形结构中的第三接面区。再者，该NVM结构包括相邻 该第一沟道区的浮动栅极。该NVM结构包括相邻该浮动栅极的控制栅 极。