[发明专利]一种由加解密模块阵列组成的高速加解密装置

权利要求书

1.一种由加解密模块阵列组成的高速加解密装置，其特征在于，包括：

通信接口，用于接收计算机主机输入的加解密指令；所述加解密指令内携带有待加解密数据和身份信息；接收计算机主机发送的输出指令，所述输出指令携带有待输出的加解密数据的身份信息；所述加解密指令所携带的身份信息与所述输出指令所携带的身份信息一一对应；

加解密模块阵列管理模块，用于检测加解密模块阵列中各个加解密单元的运行状态并为加解密指令分配空闲的加解密单元；

分别与所述通信接口、所述加解密模块阵列管理模块连接的主控制器，用于依据各个所述加解密单元的运行状态及所述加解密指令携带的身份信息，控制将所述加解密指令发送至相应的通道控制单元；依据所述输出指令控制从相应的加解密单元内输出经过加解密的数据，并返回计算机主机；

所述加解密模块阵列，包括多组加解密模块，每组加解密模块包括一个通道控制单元以及通过总线协议接口与所述通道控制单元一一对应连接的加解密单元；

所述通道控制单元，用于将接收到的所述输入加解密指令发送至对应的加解密单元内；

所述加解密单元，用于依据接收到的所述输入加解密指令内的待加解密数据进行加解密运算并进行存储，

其中，将所述加解密指令内携带的所述待加解密数据写入对应的所述加解密单元的过程具体为：将所述加解密指令内携带的所述待加解密数据加入到写入队列，并返回写入成功状态至所述加解密模块阵列管理模块；所述加解密模块阵列管理模块管理写入所述队列中的各个所述待加解密数据，并按照顺序将各个所述待加解密数据依次发送至相应的所述加解密单元；

所述通道控制单元采用eMMC通道控制单元，加解密单元采用eMMC芯片；

接收到所述输出指令后，若对应的所述加解密单元未完成处理操作，则所述输出指令对应的输出任务处于等待状态，直至任务完成后，输出处理数据并返回所述计算机主机。

2.根据权利要求1所述的高速加解密装置，其特征在于，所述通道控制单元具体包括：

通道数据缓存，用于缓存自身通过的数据，

DMA直接内存存取模块，用于对接收到的所述加解密指令进行直接内存存取传输；

通道控制器，用于对所述DMA模块进行控制。

3.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密单元具体包括：

加解密区块，用于依据接收到的所述加解密指令内的待加解密数据进行加解密运算；

单元控制器，用于控制所述加解密区块的运算操作；

单元数据缓存，用于缓存加解密运算后得到的数据。

4.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密单元具体为专用的加解密芯片。

5.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密指令携带的身份信息包括会话标识和加解密流水号。

6.根据权利要求1所述的高速加解密装置，其特征在于，所述通道控制单元与加解密单元的总线协议接口可以为SD接口、EMMC接口、UFS接口、SATA接口、SPI接口中的任一种。