[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，半导体衬底表面上形成有栅极堆叠结构；以栅极堆叠结构为掩膜对半导体衬底进行刻蚀，以在栅极堆叠结构两侧的半导体衬底中形成凹槽；在栅极堆叠结构的至少一侧形成包围凹槽的缓冲扩散层；在凹槽内形成源极和漏极。采用本发明的方法，在形成源极和漏极之前形成缓冲扩散层，在后续的退火工艺中缓冲扩散层中杂质的扩散带动源极和漏极区域的杂质扩散，使源极和漏极区域的杂质分布更加均匀，降低源极和漏极区域的PN结的电场分布梯度，同时还可以避免杂质的横向扩散，在控制横向短沟道效应的同时，降低了源极和漏极区域的结电容和结漏电流，提高了半导体器件良率和性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

随着金属-氧化物-半导体(metal oxide semiconductor，MOS)场效应晶体管器件的特征尺寸的不断减小，在其制造过程中，对于MOS器件的足够有效的沟道长度的控制变得愈发具有挑战性。为此，采用在MOS器件中形成超浅结和突变结的方法，可以改善核心器件的短沟道效应。然而，在形成超浅结和突变结的过程中，如何在抑制短沟道效应(ShortChannel Effect，SCE)和提升MOS器件的性能之间找到更为合理的均衡点也是极负挑战性的任务。

为了进一步提升MOS器件的性能，本领域技术人员致力于开发性能更高的半导体器件，鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)就是其中的一种。FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制半导体器件按比例缩小所导致的难以克服的短沟道效应。然而，即使对于FinFET，器件的性能和控制短沟道效应之间的均衡也成为越来越大的挑战。为了克服这个难题，现有技术通过预非晶化离子注入、应力技术等来使得轻掺杂(LDD)和晕环(Halo)注入形成更浅的超浅结，以改善器件的性能。然而，这些方法在改善短沟道效应的同时，会带来结漏电流的增加，进而导致半导体器件性能的降低。

本发明的目的在于提供一种半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底表面上形成有栅极堆叠结构；以所述栅极堆叠结构为掩膜对所述半导体衬底进行刻蚀，以在所述栅极堆叠结构两侧的半导体衬底中形成凹槽；在所述栅极堆叠结构的至少一侧形成包围所述凹槽的缓冲扩散层；在所述凹槽内形成源极和漏极。

进一步，所述缓冲扩散层包括在所述栅极堆叠结构两侧形成的对称的缓冲扩散层。

进一步，形成所述对称的缓冲扩散层的方法包括：执行第一离子注入工艺，以在所述栅极堆叠结构两侧的所述凹槽底部的半导体衬底中形成第一离子注入区；执行第二离子注入工艺，以在所述第一离子注入区表面以及所述凹槽侧壁处的半导体衬底中形成第二离子注入区。

进一步，所述缓冲扩散层包括只在所述栅极堆叠结构一侧形成的不对称的缓冲扩散层。

进一步，形成所述不对称的缓冲扩散层的方法包括：在所述栅极堆叠结构一侧的所述半导体衬底及部分所述栅极堆叠结构表面形成图案化的光刻胶层；以所述光刻胶层为掩膜，执行第一离子注入工艺，以在所述栅极堆叠结构一侧的所述凹槽底部的半导体衬底中形成第一离子注入区；执行第二离子注入工艺，以在所述第一离子注入区表面以及所述凹槽侧壁处的半导体衬底中形成第二离子注入区；去除所述光刻胶层。

进一步，所述第一离子注入工艺为垂直离子注入。

进一步，所述第一离子注入工艺的注入离子包括硅。