[发明专利]一种低压差稳压器

说明书

本发明提供一种低压差稳压器，包括具有第一正相端输入管的低压差稳压模块，还包括：电流提供模块，当低压差稳压器的使能信号为高电平时，电流提供模块提供电流；第二正相端输入管，第二正相端输入管的第一端与第一正相端输入管的第一端相连，第二正相端输入管的第二端与第一正相端输入管的第二端相连；充放电模块，充放电模块分别与电流提供模块和第二正相端输入管的控制端相连，当低压差稳压器的使能信号为高电平时，电流提供模块对充放电模块进行充电，当低压差稳压器的使能信号为低电平时，充放电模块进行放电。当低压差稳压器的使能信号从低电平跳变为高电平时，本发明可以防止输出电压过冲的情况出现，提高了低压差稳压器输出电压的稳定性。

技术领域

本发明涉及电路技术领域，特别是涉及一种低压差稳压器。

背景技术

图1是传统低压差稳压器的结构示意图，图2是传统低压差稳压器的信号波形示意图。如图2所示，传统低压差稳压器存在以下缺陷：正相端输入管P6’的控制端电压V_ref’一直存在，当低压差稳压器的使能信号拉高时，低压差稳压器的输出电压V_out’也会冲高，超过低压差稳压器所需要的电压。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种低压差稳压器，以解决传统低压差稳压器在使能信号拉高时，输出电压冲高的问题。

为了解决上述问题，本发明实施例公开了一种低压差稳压器，所述低压差稳压器包括低压差稳压模块，所述低压差稳压模块包括第一正相端输入管，所述低压差稳压器还包括：

电流提供模块，当所述低压差稳压器的使能信号为高电平时，所述电流提供模块提供电流；

第二正相端输入管，所述第二正相端输入管的第一端与所述第一正相端输入管的第一端相连，所述第二正相端输入管的第二端与所述第一正相端输入管的第二端相连；

充放电模块，所述充放电模块分别与所述电流提供模块和所述第二正相端输入管的控制端相连，当所述低压差稳压器的使能信号为高电平时，所述电流提供模块对所述充放电模块进行充电，当所述低压差稳压器的使能信号为低电平时，所述充放电模块进行放电。

可选地，所述电流提供模块包括：

第一PMOS管，所述第一PMOS管的源端与所述低压差稳压器的电源相连；

第二PMOS管，所述第二PMOS管与所述第一PMOS管镜像设置，所述第二PMOS管的漏端分别与所述充放电模块和所述第二正相端输入管的控制端相连；

第一开关器件，所述第一开关器件的第一端与所述低压差稳压器的电源相连，所述第一开关器件的第二端分别与所述第一PMOS管的控制端和所述第二PMOS管的控制端相连，所述第一开关器件的控制端接收所述低压差稳压器的使能信号，当所述低压差稳压器的使能信号为低电平时，所述第一开关器件导通；

电流源；

第二开关器件，所述第二开关器件的第一端与所述第一PMOS管的漏端相连，所述第二开关器件的第二端与所述电流源相连，所述第二开关器件接收所述低压差稳压器的使能反信号，当所述低压差稳压器的使能反信号为低电平时，所述第二开关器件导通。

可选地，所述第一开关器件包括：

第三PMOS管，所述第三PMOS管的源端与所述低压差稳压器的电源相连，所述第三PMOS管的漏端分别与所述第一PMOS管的控制端和所述第二PMOS管的控制端相连，所述第三PMOS管的控制端接收所述低压差稳压器的使能信号。

可选地，所述第二开关器件包括：

第四PMOS管，所述第四PMOS管的源端与所述第一PMOS管的漏端相连，所述第四PMOS管的漏端与所述第一电流源相连，所述第四PMOS管的控制端接收所述低压差稳压器的使能反信号。