[发明专利]一种配置SOC IP核的方法、装置及系统

说明书

本申请公开了一种配置SOC IP核的方法、装置及系统，涉及集成电路技术领域，为解决SOC系统中CPU工作效率低的问题而发明。该方法主要包括：配置IP核的通用寄存器的通用寄存器值；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取所述IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令。本申请主要应用于应用IP核执行操作的过程中。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种配置SOC IP核的方法、装置及系统。

背景技术

SoC(System on Chip，片上系统)，是一个有专门目标的集成电路，包含完整系统以及嵌入软件的全部内容。SOC是信息系统核心的芯片集成，一般认为SOC是将CPU(CentralProcessing Unit，中央处理器)、IP(intellectual property，知识产权)核、和存储器，集成在单一芯片上，内嵌有基本软件并可载入用户软件的，具有特定用途的标准产品。IP核，也就是知识产权核，是一种可重用的模块，包括逻辑单元和芯片设计。IP核已经通过了设计验证，设计人员以IP核为基础设计专用集成电路或者现场可编程逻辑门阵列，能够减少设计周期。

在SOC系统中，通常会集成多个IP核，如PCIE((Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)，NAND FLASH(非易失闪存技术)，DDR(Dual Data Rate，双倍速率同步动态随机存储器)，DMA(Direct Memory Access，直接内存存取)等等。SOC系统中的CPU将IP核寄存器对应的寄存器值，写入到IP核寄存器，以此使IP核执行操作。一般情况下CPU通过AHB((Advanced High performance Bus，高级高性能总线)总线配置寄存器值。

随着芯片功能越来越复杂，SOC中的IP核需要实现的功能越来越多。现有技术中，IP核在执行操作时，需要配置大量的寄存器，如NAND FLASH进行一次读操作需要配置一百多个寄存器，而CPU通过AHB总线配置IP核的寄存器效率不高，需要上千个循环去配置一次读操作，使得SOC系统中CPU的工作效率较低。

发明内容

本申请提供了一种配置SOC IP核的方法、装置及系统，以解决SOC系统中CPU工作效率低的问题。

第一方面，本申请提供了一种配置SOC IP核的方法，该方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。采用本实现方式，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提供了CPU的工作效率。

结合第一方面，在第一方面第一种可能的实现方式中，所述将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM，包括：划分SRAM存储数据区域；在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。采用本实现方式，将通用寄存器地址和通用寄存器值都存储在SRAM存储在数据区域，使得SRAM能够直接将通用寄存器值写入通用寄存器地址。