[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底；形成掺杂区、初始覆盖层和介质层，掺杂区位于基底中，初始覆盖层位于掺杂区表面，介质层位于初始覆盖层和基底上；在介质层中形成通孔，所述通孔暴露出初始覆盖层的表面；刻蚀通孔底部的初始覆盖层，使初始覆盖层形成目标覆盖层，所述目标覆盖层包括通孔底部暴露出的硅化区，硅化区的厚度小于初始覆盖层的厚度；采用自对准硅化工艺使硅化区形成金属硅化物层，金属硅化物层与掺杂区接触。所述方法使得半导体器件的性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

然而，现有技术形成的MOS晶体管的性能较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；形成掺杂区、初始覆盖层和介质层，掺杂区位于基底中，初始覆盖层位于掺杂区表面，介质层位于初始覆盖层和基底上；在介质层中形成通孔，所述通孔暴露出初始覆盖层的表面；刻蚀通孔底部的初始覆盖层，使初始覆盖层形成目标覆盖层，所述目标覆盖层包括通孔底部暴露出的硅化区，硅化区的厚度小于初始覆盖层的厚度；采用自对准硅化工艺使硅化区形成金属硅化物层，金属硅化物层与掺杂区接触。

可选的，还包括：在形成通孔之前，形成栅极结构，栅极结构位于基底上，掺杂区分别位于栅极结构两侧的基底中，介质层还位于栅极结构上；所述通孔分别位于栅极结构两侧的介质层中。

可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构横跨所述鳍部、覆盖鳍部的部分侧壁表面和部分顶部表面；所述掺杂区分别位于栅极结构两侧的鳍部中。

可选的，刻蚀通孔底部的初始覆盖层的工艺为各向异性干刻工艺。

可选的，所述初始覆盖层和所述目标覆盖层的材料为掺杂导电离子的多晶硅。

可选的，所述初始覆盖层的厚度为8纳米～15纳米。

可选的，所述自对准硅化工艺包括：在通孔底部露出的硅化区表面形成金属层；进行退火处理，使金属层和硅化区反应以形成金属硅化物层。

可选的，所述金属层的材料包括钛；所述金属硅化物层的材料包括硅化钛。

可选的，所述硅化区的厚度为2纳米～6纳米。

可选的，所述介质层包括第一层间介质层和第二层间介质层；形成所述栅极结构、掺杂区、初始覆盖层和介质层的方法包括：在所述基底上形成伪栅极结构；在伪栅极结构两侧的基底中分别形成预掺杂层；在所述预掺杂层表面形成初始覆盖层，初始覆盖层中具有导电离子；进行退火工艺，使初始覆盖层中的导电离子向预掺杂层扩散，使预掺杂层形成掺杂区；形成第一层间介质层，第一层间介质层覆盖伪栅极结构侧壁和初始覆盖层，所述第一层间介质层还位于基底上；形成第一层间介质层后，去除伪栅极结构，形成栅极开口；在所述栅极开口中形成栅极结构；在第一层间介质层和栅极结构上形成第二层间介质层。

可选的，所述初始覆盖层的厚度为8纳米～15纳米；在进行退火工艺之前，所述初始覆盖层中导电离子的浓度为5E20tom/cm³～5E21atom/cm³，进行退火工艺之后，所述掺杂区中导电离子的浓度为3E20atom/cm³～1E21atom/cm³。