[发明专利]三相极性编码串行接口

说明书

本发明涉及三相极性编码串行接口。该接口为一种高速串行接口。在一个方面中，所述高速串行接口使用三相调制来联合地对数据和时钟信息进行编码。因此，不再需要接口的接收端处的抗偏斜电路，从而使得链路启动时间减少且链路效率和功率消耗得以改善。在一个实施例中，所述高速串行接口使用比针对数据和时钟信息具有单独导体的常规系统少的信号导体。

分案申请的相关信息

本案是分案申请。该分案的原申请(第一次提出的申请)为申请日为2008年2月29日、申请号为200880005637.2、发明名称为“三相极性编码串行接口”的发明专利申请案。

针对上述原申请，申请人提出了申请号为201410412611.7、发明名称为“三相极性编码串行接口”的发明专利申请案。针对该申请案的第一次审查意见通知书认为存在单一性缺陷，据此，申请人提出本分案申请。

技术领域

本发明大体上涉及高速串行通信。更确切地说，本发明涉及用于高速串行通信的三相调制数据编码方案。

背景技术

在高速串行通信领域，对于不断提高的数据速率的需求持续增长。

许多常规高速串行接口系统对于单独的数据信号和时钟信号使用非归零(NRZ)数据编码。然而，数据信号和时钟信号的此分离通常会导致两个信号之间出现偏斜，从而限制了接口的最大可能链路数据速率。

通常在串行接口的接收端处使用抗偏斜电路，以消除数据信号与时钟信号之间的偏斜。因此，串行接口的占用面积(real estate)要求和链路启动时间两者均增加，其中后者在接口正以低工作循环间歇性使用以使系统功率消耗最小化时成为不利因素。

其它常规串行接口系统因为使用数据信号和选通信号而较不容易受到偏斜的影响，但在高速操作时仍然会遇到偏斜问题。

此外，某些集成接收器装置通常建置有较慢的逻辑，因为其为了驱动高电压而具有较大的特征大小。例如用于驱动LCD面板的集成LCD控制器－驱动器电路就有这种情况。因此，将难以为此些使用常规系统的装置实施高速串行接口。

因此，需要一种解决常规串行接口系统的上述问题的高速串行接口。另外，需要一种相对于常规系统具有增加的容量和减少的功率消耗的高速串行接口。

发明内容

本文中提供一种高速串行接口。

在一个方面中，所述高速串行接口使用三相调制数据编码方案来联合地对数据信息和时钟信息进行编码。因此，不再需要接口的接收端处的抗偏斜电路，从而使得链路启动时间减少且链路效率和功率消耗得以改善。在一个实施例中，所述高速串行接口使用比针对数据信息和时钟信息具有单独导体的常规系统少的信号导体。在另一实施例中，所述串行接口允许以任何速度传输数据，而根本无需接收端事先知道传输数据速率。

在另一方面中，所述高速串行接口使用极性编码三相调制数据编码方案来联合地对数据信息和时钟信息进行编码。这除了上述优点外，进而通过允许在任何单个波特间隔中传输一个以上位而进一步增加串行接口的链路容量。

在又一方面中，使用极性编码三相调制数据编码方案为某些具有较慢逻辑电路的接收器驱动器实施高速串行接口。通过在接口上每次转换编码至少两个位，所述编码方案允许数据转换速率是普通串行数据速率的一半。

本文中提供的采用三相调制数据编码方案的高速接口消耗的电流是使用相同驱动器的其它高速接口的一半。这是因为一次只有一个驱动器输出是有效的，而不是像在其它串行接口中常见的情况那样有两个同时有效的输出(例如，数据和时钟或数据和选通)。此功率消耗的减少与采用三相调制数据编码方案的高速接口的以其它串行接口的至少两倍的速率发送数据的能力结合。

下文中参考附图详细描述本发明的其它实施例、特征和优点以及本发明的各种实施例的结构和操作。