[发明专利]一种浪涌电压动态抑制电路

说明书

一种浪涌电压动态抑制电路，属于电子电路技术领域。本发明的电路包括浪涌电压检测电路和动态吸波电路，浪涌电压检测电路实时检测芯片内部电源Vin的电压值，并将此值与设定的启动动态吸波电路的开启阈值V_T进行比较，如果Vin＞V_T，便会开启动态吸波电路，将Vin限制在正常的工作电压。本发明抑制了芯片中浪涌电压的产生，克服了传统用滤波大电容占用较大芯片面积的缺点；本发明可以根据实际需求自行设定浪涌电压抑制电路的启动电压值，检测到浪涌电压时自动抑制浪涌电压，将其降到合理的值，保护了芯片内部器件的安全工作；当浪涌电压特别严重时，可以额外的打开一条放电通路来抑制浪涌电压的产生。

技术领域

本发明属于电子电路技术领域，具体涉及到一种浪涌电压动态抑制电路。

背景技术

随着计算机及其他电子设备的广泛使用，电子设备遭受过压的危害已经引起人们的广泛关注。电路在遭雷击和在接通、断开电感负载或大型负载时常常会产生很高的操作过电压，这种瞬时过电压(或过电流)称为浪涌电压(或浪涌电流)，是一种瞬变干扰。浪涌电压可能会引起通信系统的数据失真和丢失，甚至造成电子设备的损坏。而在芯片内部，浪涌电压的产生可能会造成器件的损坏，得使整个芯片损毁。

对于芯片内产生的浪涌电压，传统的方法采是采用滤波大电容来抑制，但大电容会占用较大的芯片面积，造成芯片成本上升。如何设计兼顾成本与可靠性的浪涌电压抑制电路成为关键。

发明内容

本发明的目的，就是针对传统浪涌电压抑制电路的不足之处，提供一种动态抑制浪涌电压的电路，兼顾了芯片成本与电路可靠性。

本发明的技术方案：

一种浪涌电压动态抑制电路，包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第二电阻R2和电压产生电路，

第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第一NMOS管MN1的漏极，第一PMOS管MP1的源极连接第二PMOS管MP2的源极和第二NMOS管MN2的漏极并作为浪涌电压检测及控制端；

第一NMOS管MN1的源极接地，其栅极通过第一电阻R1后接地；第二NMOS管MN2的源极接地，其栅极连接第二PMOS管MP2的漏极并通过第二电阻R2后接地；

所述电压产生电路的输入端连接第一PMOS管MP1的源极，其输出端连接第一NMOS管MN1的栅极。

具体的，所述电压产生电路包括低通滤波器LPF、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一运算放大器OP1、第二运算放大器OP2和第三运算放大器OP3，

低通滤波器LPF的输入端作为所述电压产生电路的输入端，其输出端通过第三电阻R3和第四电阻R4的串联结构后接地；第二运算放大器OP2的正向输入端连接第三电阻R3和第四电阻R4的串联点，第二运算放大器OP2的输出端连接其负向输入端并通过第七电阻R7后连接第一运算放大器OP1的负向输入端和第四NMOS管MN4的源极；

第一运算放大器OP1的正向输入端连接第三NMOS管MN3的栅极和漏极，其输出端连接第四NMOS管MN4的栅极，第三NMOS管MN3的源极接地；第三运算放大器OP3的正向输入端连接第四NMOS管MN4的漏极，其负向输入端连接第五NMOS管MN5的源极并通过第九电阻R9后接地；第五NMOS管MN5的栅极接第三运算放大器OP3的输出端，其漏极作为所述电压产生电路的输出端；

第五电阻R5接在低通滤波器LPF的输出端和第三NMOS管MN3的漏极之间，第六电阻R6接在低通滤波器LPF的输出端和第四NMOS管MN4的漏极之间，第八电阻接在低通滤波器LPF的输入端和第五NMOS管MN5的漏极之间。