[发明专利]制造具有垂直沟道结构的半导体装置的方法在审
申请号: | 201710452586.9 | 申请日: | 2017-06-15 |
公开(公告)号: | CN109148470A | 公开(公告)日: | 2019-01-04 |
发明(设计)人: | 赵成洙 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L27/11578 | 分类号: | H01L27/11578;H01L27/11582 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 刘灿强;尹淑梅 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 蚀刻 掩模图案 堆叠结构 蚀刻掩模 牺牲层 半导体装置 绝缘层 垂直沟道结构 层间绝缘层 蚀刻掩模图案 工艺成本 光刻工艺 阶梯结构 重复操作 堆叠层 穿孔 侧壁 基底 制造 | ||
1.一种制造半导体装置的方法,所述方法包括:
(a)通过在基底上分别交替地堆叠层间绝缘层和牺牲层n次来形成堆叠结构;
(b)在所述堆叠结构上形成掩模图案;
(c)通过使用所述掩模图案作为蚀刻掩模来选择性地蚀刻作为所述堆叠结构的最上面的层间绝缘层的第n层间绝缘层;
(d)通过使用所述掩模图案作为蚀刻掩模来选择性地蚀刻作为所述堆叠结构的最上面的牺牲层的第n牺牲层;
(e)蚀刻所述掩模图案的侧壁;
(f)通过使用蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个层间绝缘层;
(g)通过使用所述蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个牺牲层;以及
(h)通过重复操作(e)至(g)来形成阶梯结构。
2.根据权利要求1所述的方法,其中,包括在所述堆叠结构中的n个层间绝缘层中的至少一个层间绝缘层的厚度与包括在所述堆叠结构中的n-1个层中的至少一个层间绝缘层的厚度不同。
3.根据权利要求1所述的方法,其中,操作(f)包括当重复k次操作(f)时同时蚀刻从第n-k层间绝缘层到第n层间绝缘层的总数为k+1个层的层间绝缘层。
4.根据权利要求1所述的方法,其中,操作(g)包括当重复k次操作(g)时同时蚀刻从第n-k牺牲层到第n牺牲层的总数为k+1个层的牺牲层。
5.根据权利要求1所述的方法,其中,操作(h)包括重复操作(e)至(g)直到作为所述堆叠结构的最下面的牺牲层的第一牺牲层被蚀刻为止。
6.根据权利要求1所述的方法,其中,所述层间绝缘层是氧化硅层,所述牺牲层为氮化硅层。
7.根据权利要求1所述的方法,其中,操作(b)包括光刻工艺。
8.根据权利要求1所述的方法,其中,操作(e)不包括光刻工艺。
9.根据权利要求1所述的方法,所述方法还包括:在操作(a)和(b)之间,在所述堆叠结构内部形成在与所述基底垂直的方向上延伸的沟道区。
10.根据权利要求1所述的方法,所述方法还包括:在操作(h)之后,
形成覆盖所述阶梯结构的绝缘层;
去除所述阶梯结构的牺牲层;
在所述牺牲层被从其中去除的空间中形成栅电极层;以及
形成连接到所述栅电极层的接触塞。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710452586.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器结构及其制造方法
- 下一篇:兼具语音识别功能的存储器
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的