[发明专利]复杂可编程逻辑器件

权利要求书

1.一种复杂可编程逻辑器件，其特征在于，包括：

各个逻辑单元；

延迟锁相环；

n个可变延时器，与所述延迟锁相环连接，所述n为不小于1的整数；

其中，所述延迟锁相环产生1路第一时钟信号和n路相位延时编码；所述延迟锁相环将所述第一时钟信号传输至各个所述逻辑单元；所述相位延时编码与所述可变延时器一一对应，所述可变延时器根据对应的相位延时编码将接收的第二时钟信号进行相位移，并将相位移后的第二时钟信号传输至各个所述逻辑单元；所述延迟锁相环还将所述第一时钟信号由所述延迟锁相环内部的可变延时器经由所述复杂可编程逻辑器件的时钟树进行延迟反馈，得到延迟后的第一时钟信号，并将所述延迟后的第一时钟信号传输至各个所述逻辑单元；

所述复杂可编程逻辑器件还包括：第一数据选择器；所述第一数据选择器的输出端与所述延迟锁相环的时钟返回端连接，所述第一数据选择器的1个输入端与所述延迟锁相环上用于输出所述第一时钟信号的输出端连接，所述第一数据选择器的另1个输入端与所述延迟锁相环的时钟输出端连接。

2.根据权利要求1所述的复杂可编程逻辑器件，其特征在于，所述延迟锁相环将所述第一时钟信号由所述延迟锁相环内部的可变延时器进行延迟，并将延迟后的延迟编码传输至各个所述逻辑单元。

3.根据权利要求1所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件设有n个时钟输出端，所述n个时钟输出端与所述n个可变延时器一一对应连接，所述时钟输出端连接到各个所述逻辑单元以及外部时钟输出端。

4.根据权利要求3所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件还包括：n+1条相位选择支路，所述延迟锁相环上用于输出所述第一时钟信号的输出端与各个所述逻辑单元以及外部时钟输出端之间通过1条相位选择支路连接，各可变延时器与各个所述逻辑单元以及对应的外部时钟输出端之间通过其余相位选择支路中的1条相位选择支路连接。

5.根据权利要求4所述的复杂可编程逻辑器件，其特征在于，每条相位选择支路均包括：第三数据选择器和缓冲器。

6.根据权利要求4所述的复杂可编程逻辑器件，其特征在于，每条相位选择支路均包括：第三数据选择器、缓冲器和二选一相位选择器。

7.根据权利要求1所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件还包括：m个外部时钟输入端和第二数据选择器，1个外部时钟输入端与所述第二数据选择器的1个输入端连接，其余外部时钟输入端中的n个与所述n个可变延时器一一对应连接，所述第二数据选择器的输出端与所述延迟锁相环的时钟输入端连接，m为不小于n+1的整数。

8.根据权利要求1所述的复杂可编程逻辑器件，其特征在于，所述复杂可编程逻辑器件设有外部时钟返回端，所述外部时钟返回端与所述第一数据选择器剩余输入端中的1个输入端连接。