[发明专利]一种实现快速傅里叶变换的装置

说明书

技术领域

本发明涉及数字信号处理技术领域，尤其涉及一种实现快速傅里叶变换的装置。

背景技术

快速傅里叶变换FFT是离散傅里叶变换DFT的一种快速算法，它是一个利用运算的周期性，减少运算量、通常FFT可以将时域的数据变换到频域，同样的道理IFFT可以将频域的数据变化到时域，这样对于通信、医疗、航空等等应用到得到了广泛利用，标准的FFT公式是一个数据的反复迭代过程。

其中，

正反变化的运算量都是相同的，数据都是复数序列，计算一个X(k)值，需要N次复数乘法和N-1次复数加法，X(k)有N个点，所述总共需要N*N次复数乘法和N*(N-1)加法。复数运算实际是用实数运算来完成的，可以推导出：

可以认为一次运算就是一次碟形运算，其中一次碟形运算为4次乘法和3次加法。

可见，常规的FFT运算需要大量的存储器、乘法器和加(减)法器，越多的位数和点数越多的运算时间和资源开销。

如果为了增加精度或者增加点数，需要增加2^N的查表器(N为数据位数宽度)。比如单精度就要2³²的查表深度，它的资源开销是非常大，如果使用4地碟形(减少运算时间)运算，则还需要相应的2倍查表资源，在资源紧张的FPGA，或者DSP外挂DDR模块，或者ARM等都需要资源大量的RAM。

因此，现有实现快速傅里叶变换的装置存在资源开销大的技术问题。

发明内容

本发明提供了一种实现快速傅里叶变换的装置，能够在不影响处理速度的同时解决资源占用的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种实现快速傅里叶变换的装置，包括：对数变化器、数据输入输出寄存器、碟形引擎、控制模块、旋转因子模块、计算地址模块以及反对数变化器；

对数变化器用于将待处理的数据通过查表变化为复数的对数域数据；

数据输入输出寄存器用于对复数的对数域数据和查表内容进行存储；

控制模块用于按照时域抽取顺序或频域抽取顺序，发送地址指令至计算地址模块；

计算地址模块用于根据所述地址指令计算当前与复数的对数域数据地址和旋转因子地址；

碟形引擎用于根据对计算地址给出的复数的对数域数据地址和旋转因子地址，从数据输入输出寄存器查找对应的复数的对数域数据和从旋转因子模块查找对应的旋转因子，并将所述复数的对数数据与旋转因子进行碟形运算，所述碟形运算包括3个查表操作和4个加法操作；

反对数变化器用于对碟形引擎完成预设次数碟形运算后的运算结果通过查表变换为常规复数域，完成快速傅里叶变换的运算。。

优选地，所述控制模块还用于计算碟形运算的次数，若碟形运算的次数未达到预设完成次数时，重新按照时域抽取顺序或频域抽取顺序，发送地址指令至计算地址模块，使得碟形引擎继续进行碟形运算。

优选地，输入输出寄存器还用于在碟形引擎完成每次碟形运算之后，存储每次碟形运算完成的结果。

优选地，所述数据输入输出寄存器的长度等于待处理数据的长度。

区别于现有技术的情况，本发明的有益效果是：

由于在原有实现标准快速傅里叶变换的装置的基础上增加对数变换器和反对数变化器，将待处理的数据由复数转变为对数域数据，然后经过碟形引擎的运算时，能够将原有运算中的乘法运算和加(减)法运算转化为单纯的加(减)法运算和查表运算，因此，有效降低了资源开销，提高了运算速度，节省了乘法器。

附图说明

图1是本发明实施例中实现快速傅里叶变换的装置的模块示意图；

图2是本发明实施例中log算法输出变化曲线示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种实现快速傅里叶变换的装置，如图1所示，包括对数变化器10、数据输入输出寄存器20、碟形引擎30、控制模块40、旋转因子模块50、计算地址模块60以及反对数变化器70。