[发明专利]高K/AlN/低In组分InGaAs的MOS电容制备方法

权利要求书

1.一种高K/AlN/低In组分InGaAs的MOS电容，自下而上包括欧姆接触金属、P型GaAs衬底、P型GaAs缓冲层、P型InGaAs沟道层、高K氧化层和金属栅电极，其特征在于：

在P型InGaAs沟道层与高K氧化层之间，增设有AlN钝化层，用于减小界面缺陷态密度，改善器件电学特性；

P型InGaAs沟道层，其掺杂浓度为1×10¹⁷/cm³，厚度为15-30nm，用于提供有效载流子；

高K氧化层，使用Al₂O₃或TiO₂氧化物，其厚度为5-10nm，用于提高击穿场强，减小栅极漏电。

2.根据权利要求1所述的电容，其特征在于P型GaAs缓冲层，掺杂浓度为1×10¹⁷/cm³，厚度为400-500nm，用于提供从衬底向P型InGaAs沟道层的过渡，吸收衬底向外扩散的杂质并阻止衬底缺陷延伸至P型InGaAs沟道层。

3.根据权利要求1所述的电容，其特征在于AlN钝化层厚度为1-5nm。

4.根据权利要求1所述的电容，衬底材料采用GaAs或InP或GaSb。

5.一种高K/AlN/低In组分InGaAs的MOS电容制备方法，包括：

(1)对低In组分p-InGaAs外延材料依次进行清洗和在干燥N₂气氛中烘干的预处理；

(2)将预处理后的样品放入ALD室中，采用PEALD工艺在其上表面淀积厚度为1-5nm的AlN；

(3)在淀积AlN后的样品上表面采用ALD工艺淀积高K氧化层介质；

(4)将生长完高K氧化层介质的样品放入温度为400-500℃的退火炉中，在N₂气氛中进行后淀积退火1-2分钟；

(5)在退火后的样品上表面采用PVD工艺淀积厚度为50-150nm的栅电极TiN；

(6)将生长完栅电极TiN的样品放入电子束蒸发炉中，在其下表面采用电子束蒸发工艺淀积Ti/Pt/Au金属做欧姆接触；

(7)将制作完欧姆接触的样品放入温度为400-500℃快速退火炉中，在5％的H₂和95％N₂的气氛中进行快速退火30-60s。

6.根据权利要求5所述的方法，其中步骤(1)中的低In组分p-InGaAs外延材料为In_0.2Ga_0.8As或In_0.3Ga_0.7As。

7.根据权利要求5所述的制作MOS电容的方法，其中步骤(2)中采用PEALD工艺淀积AlN，其工艺参数为：

前驱体为Al(CH₃)₃(TMA)和NH₃等离子体；

等离子体功率为2500-2800W；

NH₃气体流速为160-200sccm；

温度为250-400℃。

8.根据权利要求5所述的方法，其中步骤(3)中采用ALD工艺淀积的高K氧化层介质为Al₂O₃，其工艺参数为：

前驱体为TMA和H₂O；

Al₂O₃厚度为5-10nm；

温度为100-250℃。

9.根据权利要求5所述的方法，其中步骤(3)中采用ALD工艺淀积的高K氧化层介质为TiO₂，其工艺参数为：

前驱体为四二甲胺基钛和H₂O；

TiO₂厚度为5-10nm；

温度为100-250℃。

10.根据权利要求5所述的方法，其中步骤(6)中金属电极Ti/Pt/Au的厚度如下：

Ti的厚度为20-50nm；

Pt的厚度为20-50nm；

Au的厚度为150-300nm。