[发明专利]一种基于硬件快速自主切换的多冗余以太网控制器

说明书

一种基于硬件快速自主切换的多冗余以太网控制器，包括总线协议控制器，总线协议控制器双向连接DMA控制器模块、中断管理模块、PHY监控管理模块以及控制/状态寄存器模块；DMA控制器模块双向连接描述符访问控制模块，且DMA控制器模块分别通过发送控制模块和接收控制模块连接冗余切换管理模块，冗余切换管理模块连接并行设置的多个MAC协议控制器；DMA控制器模块、描述符访问控制模块、冗余切换管理模块、MAC协议控制器均双向连接控制/状态寄存器模块，描述符访问控制模块双向连接发送控制模块和接收控制模块。本发明不仅通过增加冗余度提升了产品的可靠性和容错性，而且结合中断切换方式与查询切换方式提高了切换速度。

技术领域

本发明涉及数据通信领域，具体涉及一种基于硬件快速自主切换的多冗余以太网控制器。

背景技术

冗余以太网适用于对可靠性和容错性要求较高的应用场合。目前应用较多的冗余方式为双冗余，使用的双冗余以太网系统大多分为两种类型，一种是通过上层驱动软件进行切换，切换速度能达到30ms～90ms，切换效率低，切换条件单一，软件负担较重；另一种是通过硬件切换替代上层软件切换，以PHY芯片送达错误警示(中断方式)时获取PHY状态寄存器的链路状态信息，控制链路切换，但是不同品牌厂商的PHY芯片特性不同，并且不同网络速度下中断发起速度有很大差别，该方式切换性能依赖于外部PHY芯片性能，故切换速读也仅能达到1ms～5ms，例如专利“基于FPGA的双冗余以太网介质访问控制器IP核”(专利号CN105406998A)。以常用PHY芯片MARVELL的88E1111为例，在速度为百兆模式下，链路状态发生变化时中断可以即时反映，但是当速度在千兆模式、链路状态变化时中断反映时间不固定，大约在几十个毫米甚至更高，此时根本无法做到1ms～5ms的切换速度。

发明内容

本发明的目的在于针对上述现有技术中的问题，提供一种基于硬件快速自主切换的多冗余以太网控制器，该以太网控制器不仅通过增加冗余度提升了产品的可靠性和容错性，而且结合了中断切换方式与查询切换方式，实现速度为纳秒级的冗余通道切换。

为了实现上述目的，本发明采用的技术方案为：包括与外部处理器通过系统总线连接的总线协议控制器，总线协议控制器双向连接用于DMA块数据传输过程控制的DMA控制器模块、用于产生中断输出或撤销指令的中断管理模块、用于对外部PHY芯片进行功能配置并实时监控的PHY监控管理模块以及能够根据用于设置信息进行数据收发并向外部处理器返回工作状态信息的控制/状态寄存器模块；所述的DMA控制器模块双向连接描述符访问控制模块，且DMA控制器模块分别通过发送控制模块和接收控制模块连接冗余切换管理模块，冗余切换管理模块连接并行设置的多个MAC协议控制器；所述的DMA控制器模块、描述符访问控制模块、冗余切换管理模块、MAC协议控制器均双向连接控制/状态寄存器模块，描述符访问控制模块双向连接发送控制模块和接收控制模块。

所述的发送控制模块与冗余切换管理模块之间设有发送缓冲模块，所述的接收控制模块与冗余切换管理模块之间设有接收缓冲模块。

所述的发送缓冲模块具有4KB发送缓冲区，接收缓冲模块具有16KB接收缓冲区。

所述的PHY监控管理模块连接外部PHY芯片寄存器管理接口。

所述的每个MAC协议控制器均连接外部PHY芯片的GMII或MII接口。

DMA块数据传输速率支持10/100/1000Mbps自适应。

冗余通道的切换时间小于1微秒。

所述的MAC协议控制器能够实现的功能包括发送过程中MAC层数据组帧、接收过程中MAC层数据帧解析、数据的CRC校验产生、CDMA/CD功能、数据合法性检查及地址过滤。