[发明专利]基于FPGA实现伺服转角叠加简谐运动系统及方法

说明书

本发明公开了一种基于FPGA实现伺服转角叠加简谐运动系统及方法，此方法的实现系统包括地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块。上位机将已经处理好的标准化正弦函数时间差固化到ROM中，并通过串口模块传输实际细分数、实际测试转角、两列波的频率到RAM中，地址模块用于控制ROM中数据寻址并接收ROM中数据，数据经过处理后传输到时间计数模块，计数完成时，时间计数模块驱动方向模块和波形叠加模块进行方向信号和脉冲信号的发送。本发明的技术方案可以驱动伺服电机实现较复杂的叠加简谐运动。

技术领域

本发明涉及一种基于FPGA实现伺服转角叠加简谐运动系统及方法，实现复杂的合成简谐波运动，属于软硬结合调试的领域，适用于开发减震器寿命试验台，实现路谱测试。

背景技术

FPGA内部有大量的逻辑块以及逻辑块之间的互连线可供配置，与传统数字电路系统相比具有可编程、可靠性高、集成度高、速度快的优点，其将原来电路板级的设计通过配置器件内部的逻辑功能和输入/输出端口放在芯片中进行，在提高了电路性能的同时降低了印刷电路板设计的工作量和难度，提高了设计的灵活性和效率。

现代机电一体化市场对产品的精度要求随着工业自动化的快速发展越来越高，随之对伺服系统的要求也越来越严格。伺服电机因其具有工作平稳，响应迅速，及过载能力等优点在自动化行业得到重视，其广泛应用于喷绘机、写真机、医疗仪器及设备及计算机外设及精密仪器、工业控制系统、办公自动化、机器人等领域。伺服电机把收到的电信号转换成电动机轴上的角位移或角速，度输出，通过控制脉冲时间的长短来控制转动角度，其主要特点是自转现象随着信号电压的消失而消失，而且转速与转矩成反比，即转速随着转矩的增加而表现为匀速下降。传统的基于单片机的伺服系统受MCU计算速度及内部结构的限制，在面对越来越高要求伺服控制系统时遇到困难，FPGA为实现高要求的电机控制提供了新思路。简单简谐运动实现已有较为成熟简单的方案，但叠加简谐运动的实现较为复杂。

Matlab可运用与大量数据的计算和数据处理，作为一款功能强大的数学软件，Matlab如今已运用于设计、开发、计算、图形、数据等多个行业。

发明内容

针对上述现有技术中的缺陷，本发明的技术解决的问题是：克服现有技术的不足，将FPGA应用于复杂叠加简谐运动的产生，可将双动试验机简化为单动并实现相同功能，加强了系统的灵活性，可操作性，降低了成本。

为实现上述目的，本发明是根据以下技术方案实现的：

一种基于FPGA实现伺服转角叠加简谐运动系统，其特征在于，包括：地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块，上位机通过microUSB数据线传输时间差数据到所述ROM模块，通过所述串口模块传输实际细分数、实际测试转角、两列波的频率到所述RAM模块；所述地址模块取址所述ROM模块，获取时间差数据；所述时间计数模块从所述RAM模块中获取实际细分数、实际测试转角、将要叠加的两列波的频率；所述时间计数模块从所述RAM模块获取实际细分数、实际测试转角、将要叠加的两列波的频率，从所述地址模块中获取时间差数据；所述波形叠加模块从所述时间计数模块中获取两列波的计数时间到达信号，从所述地址模块中获取两列波在所述ROM中的地址信息，经逻辑判断后发送脉冲信号；所述方向模块从所述地址模块中获取两列波在所述ROM中的地址信息，从所述波形叠加模块中获取两列波的状态信息，经逻辑判断后得到方向信息，并发送方向信号。

一种基于FPGA实现伺服转角叠加简谐运动的方法，所述方法是通过上述基于FPGA实现伺服转角叠加简谐运动系统实现的，包括如下步骤：

步骤S1：上位机将标准化正弦函数N等分分割处理后，通过microUSB数据线传输获得的时间差数据到ROM模块中，所述ROM模块用于存储标准化正弦函数时间差数据；