[发明专利]非易失性半导体存储装置

说明书

本发明的非易失性半导体存储装置(10)包括：存储器阵列(20)，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的存储元件；模式选择部(30)，选择RAM模式与快闪模式中的任一个，所述RAM模式是根据写入数据而使存储元件的数据能够覆写的模式，所述快闪模式是当写入数据为第1值时使存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由动作模式选择部(30)所选择的RAM模式或快闪模式来对选择存储元件进行写入数据的写入。因此能够对其他种类的半导体存储装置的规格或写入获得兼容性。

技术领域

本发明涉及一种非易失性半导体存储装置，尤其涉及包含利用可变电阻元件的存储器阵列(memory array)的半导体存储装置的写入控制。

背景技术

作为取代快闪存储器的非易失性存储器，利用可变电阻元件的电阻变化型存储器正受到瞩目。电阻变化型存储器存在下述优点：由于能够用电压来重写数据(电流为微量)，因而功耗小。

图1是表示以往的电阻变化型存储器的存储器阵列的典型结构的电路图。一个存储胞元单元(memory cell unit)包含可变电阻元件和与其串联连接的存取用晶体管。

在对胞元单元M11进行写入时，通过字线WL1使晶体管导通，对位线BL1、源极线SL1施加设置或重置电压。由此，可变电阻元件受到设置或重置。在进行读出情况下，通过字线WL1而使晶体管导通，对位线BL1、源极线SL1施加用于读出电压。

电阻变化型存储器具备低功耗、高密度化、高速动作等优点。而目前用户(user)对于电阻变化型存储器要求与快闪存储器具有兼容性的规格。

在快闪存储器与电阻变化型存储器中，输入数据“1”的处理不同，故存在下述问题，即：外部主机或用户无法以相同规格来处理快闪存储器与电阻变化型存储器。

发明内容

本发明解决了此种以往的问题，其目的在于提供一种具备与其他种类的半导体存储装置具有兼容性的动作模式(mode)的非易失性半导体存储装置。

[解决问题的手段]

本发明的非易失性半导体存储装置包括：存储器阵列，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的存储元件；动作模式选择部件，能够选择第1动作模式与第2动作模式中的任一个，所述第1动作模式是根据写入数据而使存储元件的数据能够覆写的模式，所述第2动作模式是当写入数据为第1值时使存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由所述动作模式选择部件所选择的第1动作模式或第2动作模式，对由所述选择部件所选择的存储元件进行写入数据的写入。

[发明的效果]

根据本发明，能够根据多个动作模式来对存储元件进行写入数据的写入，从而能够对其他种类的半导体存储装置的规格或写入获得兼容性。

附图说明

图1是表示以往的电阻变化型存储器的阵列结构的图。

图2是表示本发明实施例易失性半导体存储装置结构框图。

图3是表示本发明实施例非易失性半导体存储装置结构图。

图4是表示本发明的实施例的存储器阵列的结构的图。

图5(A)表示本实施例的页面缓冲器(page buffer)、列选择电路及锁存器的关系，图5(B)是表示列选择电路的结构的图。

图5(C)是表示本实施例的数据设置部的一例的图。

图6(A)表示RAM模式下的数据的写入例，图6(B)表示通常的快闪存储器的编程例。

图7是表示本发明实施例的快闪模式时的写入动作流程图。