[发明专利]北斗一体化封装电路

说明书

技术领域

本发明涉及一体化封装电路，特别涉及射频基带一体化集成的封装方法。

背景技术

现有的北斗射频基带一体化电路，由于受射频和基带芯片不同材料制程的限制，无法实现SOC的高灵敏度集成要求。常规的SIP工艺通常由PCB基板，通过芯片堆叠组装而成，其结构参见图1，其大致包括：位于底部的PCB基板1；位于该PCB基板上方的芯片201，设置BGA焊球3，位于其上方的PCB基板2；其PCB基板2上方安装芯片301，以及位于该芯片301上方堆叠芯片302。现有的这种结构，信号的传输会受到多异质芯片201，301,302的影响，信号干扰较大，201,301,302异质芯片间干扰较大，无法大规模集成，无法解决多芯片集成带来的信号完整性问题。

发明内容

本发明要解决的技术问题，在于提供一种北斗一体化封装电路结构，可以使北斗多异质芯片高密度集成，并使信号完整性得到改善。

为了实现上述目的，本发明提出一种北斗多异质芯片一体化封装电路，包括：位于主体的多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的元器件安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置元器件安装，位于其内部；位于顶部开腔层顶层盖板，其顶层盖板设置元器件安装；位于上方表面的元器件安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板上方的金属屏蔽盖板。

在一个实施例中，该北斗多异质芯片一体化封装电路还包括：位于该基板中，布置的大规模金属线路，金属化通孔。

该多层陶瓷基板包括25层，该上层区域由处于上方的9层构成，该下层区域由处于下方的12层构成。

该多层陶瓷基板是LTCC材质的。

该多层陶瓷基板的电介常数为7.3，介质损耗为0.002，该多层电路板的每层厚度为0.096毫米。

该北斗多异质芯片一体化封装电路上的最小线宽为0.1mm；最小间距为0.2mm；最小孔径为0.15mm。

该北斗多异质芯片一体化封装电路内部芯片是粘片键合封装的，其引脚设置在该多异质芯片电路的底面与侧面。

该至少一元器件是以表面粘片键合的方式装设在该至少一开腔的底部，并且该至少一元器件的顶部是不超出该上层区域的上表面的。

与现有技术相比，本发明的北斗一体化封装电路，通过采用多层陶瓷基板，并在上层区域形成开腔以收容元器件，可减少模块的体积，改善系统性能。本发明的北斗一体化封装电路，通过内埋隔墙结构和金属屏蔽结构，可以使无线信号的传输性能得到改善。本发明的北斗一体化封装电路，通过陶瓷气密特性和金属屏蔽体的气密封装结构，可以使北斗一体化封装电路的气密等级得到提高，适用恶劣环境的应用。

附图说明

图1是现有的多芯片封装电路的结构示意图。

图2是本发明的北斗一体化封装电路实施例一的结构示意图。

图3是本发明的北斗一体化封装电路实施例二的结构示意图。

图4时本发明的北斗一体化封装电路电原理图。

其中，附图标记说明如下：1 PCB底板1、2 PCB基板2、201芯片1、202电阻器、203电感器、204芯片2、205电容器、3 BGA焊球、301 芯片3、302 芯片4、303 金属屏蔽墙、304 芯片5、305 芯片6、306 芯片7、307 芯片8、308 陶瓷基板、4、多层陶瓷基板、401 滤波器、402 多工器、403 功分器、404 巴伦变换器、405 滤波器、406 内埋屏蔽墙、5 金属盖板。

具体实施方式

为了详细说明本发明的构造及特点所在，兹举以下较佳实施例并配合附图说明如下。

参见图2，本发明的北斗一体化封装电路实施例一大致包括：

多层陶瓷基板和设置在该多层陶瓷基板中间层的的滤波器401、多工器402、功分器403、巴伦变换器404等，该多层电路板划分成一上层区域和一下层区域，该裸芯片设置在该上层区域，该表贴器件电容、电感、电感设置在该下层区域，该上层区域设置有至少一盆腔以装设至少一元器件，并可在该元器件表面上堆叠芯片。该上层区域的上表面是能够装设至少一有源器件的。