[发明专利]阵列基板及制作方法有效
申请号: | 201710464019.5 | 申请日: | 2017-06-19 |
公开(公告)号: | CN107153308B | 公开(公告)日: | 2020-08-28 |
发明(设计)人: | 林碧芬;甘启明 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362 |
代理公司: | 深圳市铭粤知识产权代理有限公司 44304 | 代理人: | 孙伟峰;顾楠楠 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 制作方法 | ||
1.一种阵列基板,其特征在于:包括基板(1)、多条扫描线(2)、设于扫描线(2)上的有源层(3)、与扫描线(2)交错设置的多条数据线(4)、与有源层(3)接触的漏电极(5)、形成于漏电极(5)上的钝化层(6)及形成于钝化层(6)上的像素电极(7),所述像素电极(7)经位于钝化层(6)上的过孔与漏电极(5)连接,所述漏电极(5)在所述基板(1)上的投影位于所述扫描线(2)在所述基板(1)上的投影内;所述扫描线(2)上位于数据线(4)交错的位置处分别开有扫描线孔(8),所述数据线(4)上与扫描线(2)交错的这部分线体(9)中,线体(9)的一部分线体与扫描线孔(8)重叠,线体(9)的另一部分线体与有源层(3)重叠并相互搭接,所述有源层(3)与数据线(4)平行的边缘与扫描线孔(8)与数据线(4)平行的边缘对齐。
2.根据权利要求1所述的阵列基板,其特征在于:至少占线体(9)线宽一半的部分线体与扫描线孔(8)部分重叠,线体(9)其余的部分线体与有源层(3)部分重叠并搭接。
3.根据权利要求1或2所述的阵列基板,其特征在于:所述扫描线孔(8)为矩形孔。
4.根据权利要求3所述的阵列基板,其特征在于:所述扫描线孔(8)中与数据线(4)延伸方向相同的过孔第一边缘(10)的长度和有源层(3)中与数据线(4)延伸方向相同的有源层第一边缘(11)的长度相等;所述数据线(4)中与过孔第一边缘(10)垂直的过孔第二边缘(13)的长度至少为数据线(4)线宽的两倍。
5.根据权利要求2所述的阵列基板,其特征在于:所述线体(9)中占线体(9)线宽三分之二的部分线体与扫描线孔(8)部分重叠。
6.根据权利要求1所述的阵列基板,其特征在于:所述扫描线(2)上位于相邻数据线(4)之间设有增宽部(14)。
7.一种阵列基板的制作方法,其特征在于:包括如下步骤:
步骤S01、提供一基板(1),在基板(1)的表面上制作栅电极层并图形化形成扫描线(2);
步骤S02、在扫描线(2)上沿扫描线(2)的长度方向制作扫描线孔(8);
步骤S03、在扫描线(2)上制作栅极绝缘层(12);
步骤S04、在栅极绝缘层(12)上位于每个扫描线孔(8)旁分别制作有源层(3);
步骤S05、在栅极绝缘层(12)上分别制作与扫描线(2)交错设置的数据线(4)、漏电极(5),所述漏电极(5)与有源层(3)接触,所述漏电极(5)在所述基板(1)上的投影位于所述扫描线(2)在所述基板(1)上的投影内,所述数据线(4)上与扫描线(2)交错的这部分线体(9)中,线体(9)的一部分线体与扫描线孔(8)重叠,线体(9)的另一部分线体与有源层(3)重叠并相互搭接,所述有源层(3)与数据线(4)平行的边缘与扫描线孔(8)与数据线(4)平行的边缘对齐;
步骤S06、在数据线(4)以及漏电极(5)上制作钝化层(6),并在钝化层(6)上位于漏电极(5)处制作过孔;
步骤S07、在钝化层(6)上制作像素电极(7),所述像素电极(7)经钝化层(6)上的过孔与漏电极(5)接触。
8.根据权利要求7所述的制作方法,其特征在于:所述步骤S05中至少占线体(9)线宽一半的部分线体与扫描线孔(8)部分重叠,线体(9)其余的部分线体与有源层(3)部分重叠并搭接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710464019.5/1.html,转载请声明来源钻瓜专利网。