[发明专利]一种基于ASIC验证的旁路验证系统及验证方法

权利要求书

1.一种基于ASIC验证的旁路验证系统，其特征在于，所述旁路验证系统至少包括：

激励逻辑设计单元，转接设计单元，目标逻辑单元，以及待测设计单元；

所述转接设计单元连接所述激励逻辑设计单元、所述目标逻辑单元及所述待测设计单元，为各单元提供信号传输通路，实现信号通路转接功能；

所述激励逻辑设计单元通过所述转接设计单元与所述目标逻辑单元连接，以形成时钟通路；

所述待测设计单元通过所述转接设计单元与所述激励逻辑设计单元连接，以形成测试激励源通路；所述待测设计单元通过所述转接设计单元与所述目标逻辑单元连接，以形成旁路数据通路；所述待测设计单元所需的测试激励源的协议与所述激励逻辑设计单元输出的测试激励源的协议一致。

2.根据权利要求1所述的基于ASIC验证的旁路验证系统，其特征在于：所述转接设计单元为包括第一连接器、第二连接器及第三连接器的验证板卡，所述激励逻辑设计单元连接所述第一连接器，所述目标逻辑单元连接所述第二连接器，所述待测设计单元连接所述第三连接器，所述激励逻辑设计单元通过所述第一连接器及所述第二连接器与所述目标逻辑单元进行信号传输，所述激励逻辑设计单元通过所述第一连接器及所述第三连接器为所述待测设计单元提供测试激励源，所述待测设计单元通过所述第三连接器及所述第二连接器将输出的测试结果传输给所述目标逻辑单元。

3.根据权利要求1所述的基于ASIC验证的旁路验证系统，其特征在于：所述激励逻辑设计单元包括激励时钟产生模块，用于产生测试激励源、逻辑参考时钟及采样时钟；所述测试激励源提供给所述待测设计单元，用于实现待测功能；所述逻辑参考时钟及所述采样时钟提供给所述目标逻辑单元，用于验证待测功能。

4.根据权利要求3所述的基于ASIC验证的旁路验证系统，其特征在于：所述目标逻辑单元包括验证模块，基于所述逻辑参考时钟及所述采样时钟对所述待测设计单元输出的测试结果进行验证，所述验证模块根据需要选择是否启用。

5.根据权利要求1所述的基于ASIC验证的旁路验证系统，其特征在于：所述激励逻辑设计单元包括加密认证模块，所述目标逻辑单元包括认证读写模块；或者所述激励逻辑设计单元包括认证读写模块，所述目标逻辑单元包括加密认证模块；所述加密认证模块及所述认证读写模块通过所述转接设计单元互相连接，以形成信息认证通路。

6.根据权利要求5所述的基于ASIC验证的旁路验证系统，其特征在于：所述加密认证模块包括ID验证子模块或初始序列认证子模块。

7.根据权利要求1所述的基于ASIC验证的旁路验证系统，其特征在于：所述激励逻辑设计单元还包括主功能模块，所述主功能模块通过所述转接设计单元与所述目标逻辑单元连接，形成主功能数据通路，所述主功能模块实现与所述待测设计单元相同的功能，并将输出的测试结果发送到所述目标逻辑单元，以将所述旁路数据通路与所述主功能数据通路输出的测试结果进行分析比对，所述目标逻辑单元同一时间仅接收一种数据通路，所述旁路数据通路与所述主功能数据通路二选一模式。

8.根据权利要求1所述的基于ASIC验证的旁路验证系统，其特征在于：所述待测设计单元还连接辅助验证单元，用于对所述待测设计单元输出的测试结果进行验证，从而替代所述目标逻辑单元的验证功能，进而简化所述待测设计单元。

9.一种如权利要求1~8任意一项所述的基于ASIC验证的旁路验证系统的验证方法，其特征在于，所述验证方法至少包括：

上电初始化：激励逻辑设计单元上电产生测试激励源、逻辑参考时钟及采样时钟；

待测功能执行：待测设计单元通过转接设计单元接收所述测试激励源，完成待测功能；

待测功能验证：目标逻辑单元通过转接设计单元接收所述逻辑参考时钟、所述采样时钟及所述待测设计单元的测试结果，对所述待测设计单元输出的测试信号进行验证。