[发明专利]基于ARM的PC/104通信方法及其写入、读取时序有效
| 申请号： | 201710471647.6 | 申请日： | 2017-06-20 |
| 公开（公告）号： | CN107341116B | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 赵泽彪;杨志杰;张云飞;贾磊;温美玲;史志鹏 | 申请（专利权）人： | 太原鹏跃电子科技有限公司 |
| 主分类号： | G06F13/12 | 分类号： | G06F13/12 |
| 代理公司： | 11435 北京志霖恒远知识产权代理事务所(普通合伙) | 代理人： | 申绍中 |
| 地址： | 030006 山西省*** | 国省代码： | 山西;14 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 arm pc 104 通信 方法 及其 写入 读取 时序 | ||
1.基于ARM的PC/104通信方法，其特征在于：ARM处理器（2）的外部存储器接口与PC/104（1）接口直接连接；PC/104接口（1）的地址线SA(0:19)（3）与ARM处理器（2）的地址线ADDR(0:19)（9）连接；PC/104接口（1）的地址允许线AEN（4）与ARM处理器（2）的片选控制管脚nGCS（10）连接；PC/104接口（1）的存储器写命令控制线 （5）与ARM处理器（2）的写命令控制管脚nWE（11）连接；PC/104接口（1）的存储器读命令控制管脚（6）与ARM处理器（2）的读命令控制管脚nOE（12）连接；PC/104接口（1）的数据线SD(0:15)（7）与ARM处理器（2）的数据线DATA (0:15)（13）连接；PC/104接口（1）的I/O CHDRY管脚（8）与ARM处理器（2）的WAIT管脚（14）连接；PC/104接口将目标地址写到地址线SA(0:19)，ARM处理器片选控制管脚nGCS将电平拉低，经反向器输出到PC/104接口的地址允许线AEN为高电平；ARM处理器读取数据准备就绪之后将读信号控制管脚nWE电平拉低；PC/104接口检测到为低电平时，I/O CHDRY管脚输出高电平，经反向器输出低电平到ARM处理器的WAIT管脚；PC/104接口将数据写入数据线，ARM处理器的数据线DATA (0:15)读取数据；数据读取完毕之后I/OCHDRY管脚输出低电平；ARM处理器将写命令控制管脚nWE电平拉高；片选控制管脚nGCS将电平拉高，经反向器输出到PC/104接口的地址允许线AEN为低电平；ARM处理器将目标地址写到地址线ADDR(0:19)，片选控制管脚nGCS将电平拉低，经反向器输出到PC/104接口的地址允许线AEN为高电平；ARM处理器读信号控制管脚nOE输出低电平；PC/104接口检测到为低电平时，I/O CHDRY管脚输出高电平，经反向器输出低电平到ARM处理器的WAIT管脚；PC/104接口在I/O CHDRY管脚电平拉高之后的下一个时钟周期数据线开始读取数据；数据读取完毕之后I/O CHDRY管脚将电平拉低；ARM处理器将读信号控制管脚nOE电平拉高；片选控制管脚nGCS将电平拉高，经反向器输出到PC/104接口的地址允许线AEN为低电平。
2.根据权利要求1所述的基于ARM的PC/104通信方法，其特征在于： 所述ARM处理器（2）的片选控制管脚nGCS（10）和ARM处理器（2）的WAIT管脚（14）前端均分别接反向器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太原鹏跃电子科技有限公司，未经太原鹏跃电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710471647.6/1.html，转载请声明来源钻瓜专利网。
