[发明专利]一种可编程图形序列发生系统及方法

说明书

技术领域

本发明涉及测试技术领域，特别涉及一种可编程图形序列发生系统，还涉及一种可编程图形序列发生方法。

背景技术

目前国内外能够实现100Mb/s～12.5Gb/s连续可调技术的测试仪器并不多，主要有日本安立公司的MP1800、美国安捷伦公司的N4906B、美国泰克公司的BSA125C，其中比较典型的产品为日本安立的信号质量分析仪MP1800，测试速率覆盖100Mb/s～12.5Gb/s，输出幅度0.1V～2.0V，支持多种电平标准。在速率高达12.5Gb/s的前提下，高速可编程图形序列发生技术电路方案中所需要的MUX使用分立器件已不可能实现，而商用MUX基本上速率相对较低，不能满足如此高速率的工作要求。

由于现有的解决方案其速率低、且偏置、幅度调节范围不够宽，已不能满足串行传输技术发展的测试需要。

发明内容

为解决上述现有技术中的不足，本发明提出一种可编程图形序列发生系统及方法，解决了现有解决方案其速率低、且偏置、幅度调节范围不够宽的问题。

本发明的技术方案是这样实现的：

一种可编程图形序列发生系统，包括：字图形发生器、PRBS图形发生器、编码电路、串并变换电路、延时控制和输出驱动电路；

字图形发生器和PRBS图形发生器按用户的设置产生多种可编程字图形和伪随机图形，将写入存储电路的字图形或者设置的PRBS图形，经过编码电路进行编码，然后经过串并变换电路，将低速的并行信号转换为高速的串行信号，然后经过延时控制和输出驱动电路，将信号加入延时、直流偏置，最后经光电接口电路输出。

可选地，所述PRBS图形发生器采用并行处理方式，产生伪随机序列，由低速序列合成为高速序列，首先在1/n时钟下产生n路伪随机图形，每路图形的速率只有时钟频率的1/n，再通过图形合成器合成一路图形。

可选地，所述PRBS图形发生器包括：m序列发生器、组合逻辑电路、合成器；

m序列发生器经过组合逻辑电路，形成并行的n个m序列，然后经过n个合成器合成一路PRBS序列；

若n个速率为R的m序列移位等价，且其相位彼此相差1/n图形周期；对此n路m序列以nR的速率轮流取样，则得到速率为nR的m序列，该序列与原有的n个速率R的m序列的移位等价。

可选地，所述字图形发生器中包括：地址发生器经CPU地址选择，选择DDR3中该地址对应的用户设置字，经过移位处理电路后与接收字图形在同步检测器中进行比较，并给出同步字序列和停止信号。

可选地，字图形的获取是通过读取预先存储在高速DDR3 SDRAM内设置的字来实现的。

可选地，对接收字图形以并行处理的方式进行重新组合，对本地产生字图形采用循环求补移位的方法，实现逐比特的读出。

本发明还提出了一种可编程图形序列发生方法，字图形发生器和PRBS图形发生器按用户的设置产生多种可编程字图形和伪随机图形，将写入存储电路的字图形或者设置的PRBS图形，经过编码电路进行编码，然后经过串并变换电路，将低速的并行信号转换为高速的串行信号，然后经过延时控制和输出驱动电路，将信号加入延时、直流偏置，最后经光电接口电路输出。

可选地，所述PRBS图形发生器采用并行处理方式，产生伪随机序列，由低速序列合成为高速序列，首先在1/n时钟下产生n路伪随机图形，每路图形的速率只有时钟频率的1/n，再通过图形合成器合成一路图形；

可选地，所述PRBS图形发生器包括：m序列发生器、组合逻辑电路、合成器；

m序列发生器经过组合逻辑电路，形成并行的n个m序列，然后经过n个合成器合成一路PRBS序列；

若n个速率为R的m序列移位等价，且其相位彼此相差1/n图形周期；对此n路m序列以nR的速率轮流取样，则得到速率为nR的m序列，该序列与原有的n个速率R的m序列的移位等价。

可选地，所述字图形发生器中包括：地址发生器经CPU地址选择，选择DDR3中该地址对应的用户设置字，经过移位处理电路后与接收字图形在同步检测器中进行比较，并给出同步字序列和停止信号。

本发明的有益效果是：

(1)测试速率可以实现100Mb/s～12.5Gb/s连续可调，偏置-0.2V～3.3V连续可调，幅度0.1V～2.0V连续可调的可编程图形序列发生电路设计；

(2)很好地满足多种电平标准如NECL、SCFL、NCML、PCML、LVPECL、LVDS的串行传输测试的需求。

附图说明