[发明专利]防死锁电路系统和方法

说明书

本发明提供了一种防死锁电路系统和方法。防死锁电路系统中包括第一分频器、第二分频器、差异积分调制器以及检测电路。上述第一分频器产生第一分频时钟信号。上述第二分频器产生第二分频时钟信号。上述差异积分调制器耦接上述第一分频器，以及输出输出信号。上述检测电路耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，以决定是否致能上述第二分频器。

技术领域

本发明说明书主要涉及锁相回路电路技术，特别涉及藉由检测电路根据差异积分调制器的输出信号产生控制信号，使得差异积分调制器和分频器的回路不发生死锁的情况。

背景技术

锁相回路(phase locked loop，PLL)电路是一种反馈控制系统，且其普遍的使用在集成电路以及电子装置中。锁相回路主要功能是改变压控振荡器的振荡频率，使反馈信号去追踪参考信号的相位，以使得反馈信号能够和参考信号达成频率和相位的同步。

图1是显示传统的锁相回路电路100的方块图。如图1所示，传统的锁相回路电路100中可包括了鉴频鉴相器(Phase Frequency Detector，PFD)110、电荷泵(Charge Pump，CP)120、环路滤波器(Loop Filter，LF)130、压控振荡器(Voltage Control Oscillator，VCO)140、差异积分调制器(Delta-Sigma Modulator，DSM)150以及整数分频器(FrequencyDivider)160。

如图1所示，传统的锁相回路包括差异积分调制器150。差异积分调制器150的作用是以极高的速率进行采样，输出数值不停变化的信号，以该信号作为整数分频器160的分频比输入信号，且以整数分频器160输出的反馈时钟信号FBCLK作为差异积分调制器150的输入时钟信号(clock)。

然而，当某些情况下，例如差异积分调制器150输出的信号为0，即差异积分调制器150输出的信号每一位都是0，此时整数分频器160输出的反馈时钟信号FBCLK不能发生翻转。因此，也就导致没有有效时钟信号驱使差异积分调制器150更新数据，形成死循环，导致差异积分调制器150和整数分频器160的回路陷入死锁状态。

发明内容

有鉴于上述现有技术的问题，本发明提供了藉由一检测电路根据差异积分调制器的输出信号产生控制信号，使得差异积分调制器和分频器的回路不至于发生死锁的情况的防死锁电路系统和防死锁方法。

根据本发明的一实施例提供了一种防死锁电路系统。上述防死锁电路系统中包括第一分频器、第二分频器、差异积分调制器以及检测电路。上述第一分频器产生第一分频时钟信号。上述第二分频器产生第二分频时钟信号。上述差异积分调制器耦接上述第一分频器，以及输出输出信号。上述检测电路耦接至上述差异积分调制器和上述第二分频器，且上述检测电路接收上述输出信号，并根据上述输出信号产生控制信号，以决定是否致能上述第二分频器。

根据本发明一些实施例，当上述控制信号是第一标志值时，上述第二分频器被致能，且上述第二分频器产生上述第二分频时钟信号。

根据本发明一些实施例，防死锁电路系统还包括多路选择器。多路选择器耦接至上述第一分频器、上述第二分频器和上述检测电路，且上述多路选择器接收上述控制信号，并根据上述控制信号选择输出上述第一分频时钟信号或上述第二分频时钟信号。

根据本发明一些实施例，当上述控制信号是上述第一标志值，上述多路选择器输出上述第二分频时钟信号。当上述控制信号是第二标志值，上述第二分频器被失能，且上述多路选择器输出上述第一分频时钟信号。

根据本发明的一实施例提供了一种防死锁方法。上述防死锁方法适用于防死锁电路系统。上述防死锁方法的步骤包括，藉由差异积分调制器产生输出信号；藉由检测电路接收上述输出信号；藉由上述检测电路根据上述输出信号，产生控制信号，以决定输出第一分频器的第一分频时钟信号或第二分频器的第二分频时钟信号。