[发明专利]伪金属帽和再分布线的路由设计

说明书

一种封装件包括第一介电层，位于第一介电层上方且附接至第一介电层的器件管芯，有源贯通孔和伪贯通孔以及密封器件管芯、有源贯通孔和伪贯通孔的密封材料。封装件还包括位于器件管芯、有源贯通孔和伪贯通孔上方并与其接触的第二介电层。有源金属帽位于第二介电层上方并与第二介电层接触并电连接至有源贯通孔。有源金属帽与有源贯通孔重叠。伪金属帽位于第二介电层上方并接触第二介电层。伪金属帽与伪贯通孔重叠。通过间隙将伪金属帽分成第一部分和第二部分。再分布线穿过伪金属帽的第一部分和第二部分之间的间隙。本发明实施例涉及伪金属帽和再分布线的路由设计。

技术领域

本发明实施例涉及伪金属帽和再分布线的路由设计。

背景技术

随着半导体技术的进步，半导体芯片/管芯变得越来越小。同时，更多功能需要集成到半导体管芯中。因此，半导体管芯需要将越来越多的I/O焊盘封装到较小的区域中，并且因此随着时间I/O焊盘的密度迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。

传统的封装技术可以分为两类。在第一类中，晶圆上的管芯在它们被锯切之前封装。这种封装技术具有诸如较大的产量和较低的成本的一些有益的特征。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有缺陷。由于管芯的尺寸正变得越来越小，并且相应的封装件仅可以是扇入型封装件，其中，每个管芯的I/O焊盘限制于直接位于相应的管芯的表面上方的区域。因为管芯的面积有限，由于I/O焊盘的间距的限制，I/O焊盘的数量受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的焊球尺寸需求下，焊球必须具有特定的尺寸，这进而限制可以封装在管芯表面上的焊球的数量。

在另一类封装中，管芯在它们被封装之前从晶圆上锯切下来。该封装技术的有益特征是形成扇出型封装件的可能性，这意味着管芯上的I/O焊盘可以再分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。该封装技术的另一有益特征是封装“已知良好管芯”，以及丢弃缺陷管芯，并且因此不会在缺陷管芯上浪费成本和精力。

在扇出封装件中，将器件管芯封装在模塑料中，然后平坦化以暴露器件管芯。然后形成再分布线以连接至器件管芯。扇出封装件还可以包括穿透模塑料的贯通孔。

发明内容

根据本发明的一个实施例，提供了一种封装件，包括：第一介电层；器件管芯，位于所述第一介电层上方并且附接至所述第一介电层；有源贯通孔和伪贯通孔；密封材料，密封所述器件管芯、所述有源贯通孔和所述伪贯通孔；第二介电层，位于所述器件管芯、所述有源贯通孔和所述伪贯通孔上方并且接触所述器件管芯、所述有源贯通孔和所述伪贯通孔；有源金属帽，位于所述第二介电层上方并且接触所述第二介电层并且电连接至所述有源贯通孔，其中，所述有源金属帽与所述有源贯通孔重叠；伪金属帽，位于所述第二介电层上方并且接触所述第二介电层，其中，所述伪金属帽与所述伪贯通孔重叠，并且通过第一间隙将所述伪金属帽分成第一部分和第二部分；以及第一再分布线，穿过所述第一间隙。

根据本发明的另一实施例，还提供了一种封装件，包括：器件管芯；伪贯通孔；密封材料，密封所述器件管芯和所述伪贯通孔；第一介电层，位于所述器件管芯、所述伪贯通孔和所述密封材料上方并且接触所述器件管芯、所述伪贯通孔和所述密封材料；第一伪金属帽，位于所述第一介电层上方并且接触所述第一介电层，其中，所述第一伪金属帽与所述伪贯通孔重叠并且延伸超过所述伪贯通孔的边缘；以及第一再分布线，在与所述第一伪金属帽相同的水平处，其中，所述第一再分布线将所述第一伪金属帽分成第一部分和第二部分。

根据本发明的又一实施例，还提供了一种形成封装件的方法，包括：将器件管芯附接至第一介电层；在所述第一介电层上方形成有源贯通孔和伪贯通孔；将所述器件管芯、所述有源贯通孔和所述伪贯通孔密封在密封材料中；在所述密封材料上方形成第二介电层；以及在共同的工艺中沉积有源金属帽、再分布线和伪金属帽，其中，所述有源金属帽和所述伪金属帽分别与所述有源贯通孔和所述伪贯通孔重叠，并且通过所述再分布线将所述伪金属帽分成第一部分和第二部分。