[发明专利]静电放电保护装置

说明书

本发明提供静电放电保护装置，包含：一静电放电电路，用来进行静电放电保护，其中该静电放电电路包含一第一场效晶体管，用来释放静电放电能量；一检测电路，用来进行检测以控制该静电放电保护装置选择性地于正常模式与放电模式的其中之一运作；以及一逻辑电路，用来对抗任何归因于该检测电路中的电阻‑电感‑电容特性的振荡。于该检测电路中，多个电阻器的不同的子集合是分别和一第一串联电路的一部分、该第一串联电路的整体以及一第二场效晶体管组合以形成不同的串联电路，以将第二场效晶体管配置成于正常模式中逼近完全被关闭的状态。

技术领域

本发明是有关于电路保护，尤指一种静电放电(Electrostatic Discharge,ESD)保护装置。

背景技术

依据相关技术，一晶体管可被用来释放被施加于(applied to)一目标电路的静电放电能量(ESD energy)，以尝试避免该目标电路被损毁。相关技术的静电放电保护架构有某些问题。例如：不恰当的控制可导致该晶体管错误地运作，且因此无法避免该晶体管的电流泄漏(current leakage)问题。

图1绘示相关技术中的电流泄漏问题的一个例子。为了有更好的理解，假设该目标电路的正常功能可仰赖于图1下半部所示的切换电压。于图1下半部中，横轴代表时间且单位是毫秒(millisecond,ms)，而纵轴代表该切换电压且单位伏特(Volt,V)。该切换电压可切换于0伏特与5伏特之间，以产生周期性的方波波形，其中这些方波波形的周期可以是2纳秒(nanosecond,ns)，且这些方波波形当中彼此紧邻的一上升缘(rising edge)与一下降缘(falling edge)之间的时间长度可以是1纳秒。当该切换电压也被施加于相关技术的静电放电保护架构时，该晶体管被周期性地开启，其中开启该晶体管的周期也是2纳秒。请注意，当该目标电路正在进行其正常功能的运作时，该晶体管被预期要一直保持在关闭的状态，除非有静电放电事件。然而，相关技术中的不恰当的控制可使该晶体管周期性地处于开启的状态。于图1上半部中，纵轴代表该晶体管诸如一N型金属氧化物半导体场效晶体管(N-type Metal Oxide Semiconductor Field Effect Transistor,NMOSFET」)的电流泄漏的电流值且单位是安培(ampere)；为了简明起见，这个纵轴上标示了「ESD NMOS漏电电流(A)」。如图1上半部所示，每次开启该晶体管的时间可达到0.25纳秒(或更多)，这表示该晶体管的电流泄漏的时间长度可达到0.25纳秒(或更多)。更糟糕的是，每次开启该晶体管时的电流泄漏的电流大小可达到0.5安培(或更多)；这个现象于图1中被标示为「0.5A漏电」。

由于该晶体管的错误运作会造成额外的功耗(power consumption)，所以用来驱动该目标电路的电源所输出的总功率会对应地增加。当一集成电路(integrated circuit,IC)中的多个目标电路的总数有N个时(例如：N＝200；又例如：N可以代表大于一的任何其它的正整数)，上述额外的功耗变成N倍以上，其中该多个目标电路的其中之一可能需要该晶体管的至少一复制品(例如一或多个复制品)来保护。这样，相关技术的静电放电保护架构可造成该集成电路的高功耗，也可造成设置有该集成电路的任何电子装置的高功耗。因此，需要一种新颖的架构来改善关于静电放电保护的控制机制。

发明内容

本发明的一目的在于提供一种静电放电(Electrostatic Discharge,ESD)保护装置，以解决上述问题。

本发明的另一目的在于提供一种静电放电保护装置，以减少电流泄漏(currentleakage)且降低功耗。