[发明专利]像素电路、显示装置以及驱动方法

说明书

技术领域

本公开涉及液晶显示技术领域，具体而言，涉及一种像素电路、显示装置以及驱动方法。

背景技术

对于液晶面板而言，传统的像素结构为1T1C(即1个晶体管+1个电容)，为实现不同的灰阶，需要外部Gamma电路给出多个固定的绑点电压，然后通过源驱动器内部的电阻串进行精细分压，得到6bit电压值，然后通过数模转换，为像素电路的液晶电容充电以产生相应的像素电压，这样得到的逻辑功耗就会较大。而且，RGB子像素的灰阶电压是共用的，实现8bit电压值的控制成本较高，一般源驱动器是分压得到6bit电压值，然后通过时序控制器的FRC(Frame Rate Control，帧比率控制)像素抖动算法得到8bit电压值的效果，但是FRC算法造成的不良较多，且调试周期较长。

目前液晶显示驱动方法为逐行扫描或隔行扫描，由源极驱动电路逐行或隔行对像素电极写入灰阶电压，此驱动方法会存在RC延迟(RC delay)，这种延迟对于高分辨率和超高分辨率的液晶显示尤为明显，同时也成为设计超高分辨率液晶显示面板的瓶颈之一。随着分辨率的升高，带来像素电极充电不足的问题。

因此，现有技术中的技术方案还存在有待改进之处。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种像素电路、显示装置以及驱动方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种像素电路，包括：液晶电容；选择单元，具有第一端、第二端和输出端，所述选择单元的第一端用于接收列控制信号，所述选择单元的第二端用于接收行控制信号，所述选择单元用于根据所述行控制信号和所述列控制信号确定是否向所述液晶电容充电；灰阶写入单元，具有第一端、第二端和输出端，所述灰阶写入单元的第一端与所述选择单元的输出端连接，所述灰阶写入单元的第二端与灰阶电压信号连接，所述灰阶写入单元的输出端与所述液晶电容的第二端连接，所述灰阶写入单元用于当所述选择单元确定向所述液晶电容充电时，向所述液晶电容施加所述灰阶电压信号；复位单元，具有第一端、第二端、第三端和第四端，所述复位单元的第一端与复位信号连接，所述复位单元的第二端与所述选择单元的输出端连接，所述复位单元的第三端与所述灰阶写入单元的输出端连接，所述复位单元的第四端与公共电压信号连接，所述复位单元用于在接收到复位信号时，断开所述灰阶写入单元和所述液晶电容的连接以停止向所述液晶电容充电，并使所述液晶电容的电压复位到初始状态；其中，所述液晶电容显示的灰阶等级是由所述灰阶电压信号的施加时长确定的。

在本公开的一种示例性实施例中，所述选择单元包括：

第一晶体管和第二晶体管，所述第一晶体管的控制端连接所述列控制信号，所述第一晶体管的第一端连接所述行控制信号，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的控制端连接所述行控制信号。

在本公开的一种示例性实施例中，所述灰阶写入单元包括第三晶体管，所述第三晶体管的控制端连接所述第二晶体管的第二端，所述第三晶体管的第一端连接所述灰阶电压信号，所述第三晶体管的第二端连接所述液晶电容的第二端。

在本公开的一种示例性实施例中，所述复位单元包括：

第四晶体管、第五晶体管和存储电容，所述第四晶体管和所述第五晶体管的控制端均连接所述复位信号，所述第四晶体管、所述第五晶体管和所述存储电容的第一端均连接所述第二晶体管的第二端，所述第四晶体管的第二端连接所述公共电压信号，所述第五晶体管和所述存储电容的第二端连接所述液晶电容的第一端，所述液晶电容的第二端连接所述公共电压信号。

根据本公开的另一个方面，还提供一种显示装置，包括：显示面板，具有多个以阵列形式排列的以上所述的像素电路；时序控制器，用于根据待显示的图像信息确定所述显示面板中各所述像素电路需显示的灰阶等级，并通过控制所述像素电路中液晶电容的充电时长，使所述液晶电容显示相应的灰阶等级。

在本公开的一种示例性实施例中，所述时序控制器包括：

灰阶控制单元，用于按照所述灰阶等级，依次向同一级灰阶对应的全部所述像素电路中的液晶电容开始施加灰阶电压信号；